

数字电路与逻辑 设计实验

2022 年 2 月

1. 逻辑分析仪调整哪个通道前提是必须捕捉。

2. 元件、芯片识别清楚，切勿接错。功能端连接。

3. 数码管 —— 好并有灭伪码功能，做实验时，只需要把 BCD 码输入按从高位到低位的顺序连接到 D、C、B、A 脚。数码管的位选通脚 1~8 为低电平有效，其中 BCD 码输入 D1、C1、B1、A1 对应数码管 1~4，D2、C2、B2、A2 对应数码管 5~8。

LED —— 高电平亮灯。

点阵 —— 行高列低。

4. 实验二中新手入门!!!

5. 注意 74LS197，MR 与 PL 端一定高电平，而 74LS138 使能端低电平。

6. 逻辑门输入需接满。

7. J-K 触发器设计组合逻辑电路，K 一定要非!

8. 74LS138 输出：非，低电平输出。

根据 74LS138 真值表，当 G2A、G2B 接低电平，G1 接高电平时，74LS138 的 Y0~Y7 输出表达式如下。

$$Y0 = \overline{C} \overline{B} \overline{A} = m0$$

$$Y1 = \overline{C} \overline{B} A = m1$$

$$Y2 = \overline{C} B \overline{A} = m2$$

$$Y3 = \overline{C} B A = m3$$

$$Y4 = C \overline{B} \overline{A} = m4$$


$$Y5 = C \overline{B} A = m5$$

$$Y6 = C B \overline{A} = m6$$

$$Y7 = C B A = m7$$

——> 三变量组合逻辑考虑。

9. 74LS151 八选一数据选择器。74LS153 双四选一数据选择器。——> 四变量组合逻辑考虑。
74LS48 共阳极七段译码驱动器。74LS160 同步十进制计数器。



10. 数码管扫描式显式 (f) ——> 发光二极管亮的电压/I 有限制 (R!!!)

↓
与芯片频率不同? 更快?

11. J-K 触发器 CR 高电平。

① 将 74LS197 接成八进制计数器，即 10KHz 连续脉冲接反相器后与 74LS197 的 CP1 相连 (避免连续脉冲的下降沿使 74LS197 和 74LS73 同时翻转)，将 74LS197 的 MR、PL 接高电平，Q1、Q2、Q3 作为输出。并将 74LS197

② 消除 Mealy 冒险现象，P99。

③ 时延。

12. 注意上升/下降沿触发。同/异步置数。同/异步清 0。

13. 74LS157 ——> 二选一数据选择器 (双向移位寄存器，数码管选译。)

14. 位选与数据位——对应。

15. J-K 触发器实现其他触发器功能表对比。

16. 自启动保留改。

目录

实验一 计算机辅助电路仿真技术	1
实验二 数字逻辑实验环境入门	16
实验三 组合逻辑电路中的竞争与冒险	25
实验四 组合逻辑电路分析与设计	31
实验五 译码器电路原理及应用	35
实验六 数据选择器电路原理及应用	41
实验七 译码显示电路(1)-数码管的扫描式显示	48
实验八 译码显示电路(2)-点阵的原理和应用	54
实验九 译码显示电路(3)-多数表决器的实现	59
实验十 触发器的应用	62
实验十一 移位寄存器实现汽车尾灯控制电路	67
实验十二 八节拍顺序脉冲发生器的实现	72
实验十三 同步计数器与异步计数器的实现	77
实验十四 特殊计数器的实现	84
实验十五 利用 MSI 设计六十进制计数器	88
实验十六 8421 码检测电路的设计	94
附录 1 集成芯片引脚图及其引脚说明	101

实验一 计算机辅助电路仿真技术

计算机仿真技术随着计算机的普及,得到越来越广泛的应用。电路仿真软件利用现代计算机的高速运算能力和海量存储,把大量的电子元器件的输入输出特性利用数学建模的方法进行模拟它们在电路中的表现,并在软件中提供大量的虚拟测试工具如虚拟示波器、电流探针、电压探针等,让工程师可以在不搭建硬件环境的情况下开展电路设计和对电路进行调试分析,是当前电子设计的主要手段。

一、 Proteus 简介

Proteus 是世界上著名的 EDA 工具,从原理图布图、代码调试到单片机与外围电路协同仿真,一键切换到 PCB 设计,真正实现了从概念到产品的完整设计。是目前世界上唯一将电路仿真软件、PCB 设计软件和虚拟模型仿真软件三合一的设计平台。

Proteus 具有的主要功能如下:

1. 智能原理图布图
2. 强大的电路仿真功能:
 - 1) 支持数字/模拟的混合仿真,
 - 2) 丰富的仿真器件(既有大量的内部器件库,也可从外部导入或自创),
 - 3) 多样的信号源(直流、正弦、脉冲、分段线性脉冲、音频等)与虚拟仪器(示波器、逻辑分析仪、信号发生器、电压/电流表等),
 - 4) 生动的仿真显示:用色点显示引脚的数字电平,导线以不同颜色表示其对地电压大小,结合动态器件(如电机、显示器件、按钮)的使用可以使仿真更加直观、生动等。
3. 单片机与外围电路协同仿真
4. PCB 设计平台

二、 Proteus 8 界面简介

Proteus 8 安装完成后,运行 Proteus 8 Professional,出现如图 1-1 所示界面:




图 1-1 Proteus 8 界面

在工具栏中点击“Schematic Capture”图标， 打开电路图设计窗口如图 1-2 所示。




图 1-2 Proteus 8 Schematic Capture 电路图设计界面

下面分别对窗口内各部分的功能进行说明，下列标号对应图 2。

1* 预览窗口（The Overview Window）：它可显示两个内容，显示元件的预览图或原理图编辑窗口的缩略图。

2* 器件选择器：“P”是指从库中选取元件，“L”是指打开元件库管理器。

3* 模型选择工具栏（Mode Selector Toolbar）：共分为 3 部分。

1) 主要模型（Main Modes）

表 1-1 Proteus 主要模型列表

	用于即时编辑元件参数（先单击该图标再单击要修改的元件）
	元件模式（components）（默认选择的）
	放置连接点
	放置标签（用总线时会用到）
	放置文本
	用于绘制总线
	用于放置子电路

2) 配件（Gadgets）

表 1-2 Proteus 配件列表

	终端接口（terminals：有 VCC、地、输出、输入等接口）
	器件引脚：用于绘制各种引脚
	仿真图表（graph）：用于各种分析，如 Noise Analysis
	录音机
	信号发生器（generators）
	电压探针：使用仿真图表时要用到
	电流探针：使用仿真图表时要用到
	虚拟仪表：有示波器、逻辑分析仪等

3) 2D 图形（2D Graphics）

表 1-3 Proteus 2D 图形列表

	2D 图形直线模式
	2D 图形框体模式
	2D 图形圆形模式
	2D 图形弧线模式
	2D 图形闭合路径模式
	2D 图形文本模式
	2D 图形符号模式
	2D 图形标记模式

- 4* 元件列表 (The Object Selector): 用于挑选元件 (components)、终端接口 (terminals)、信号发生器 (generators)、仿真图表 (graph) 等。例如当从元件库中选定一个元件后, 该元件会在元件列表中显示, 以后要用到该元件时, 只需在元件列表中选择即可。
- 5* 方向工具栏 (Orientation Toolbar): 90 度旋转; 翻转 (水平或垂直) 元器件。
- 6* 原理图编辑窗口 (The Editing Window): 用来绘制原理图的窗口。蓝色方框内为可编辑区, 元件需放置到蓝色方框内。注意这个窗口没有滚动条, 应通过鼠标点击并移动预览窗口中的蓝色方框来改变原理图编辑窗口的可视区域。
- 7* 仿真工具栏



图 1-3 Proteus 仿真工具栏

三、Schematic Capture 软件平台操作简介与示例

Proteus VSM (Virtual Simulator Module 意为虚拟仿真模型) 使用 Schematic Capture 软件作为电路设计和仿真的平台, 提供大量电路元器件模型和多款仿真仪表, 并采用图形环境进行模拟电路、数字电路乃至单片机的仿真设计。在这种虚拟图形化设计环境中, 可使用一个特定符号来代替元器件, 完成不会对真实电路造成任何损害的电路仿真操作。

使用 Schematic Capture 软件平台绘制电路原理图需在原理图编辑窗口中的蓝色方框内完成, 如图 1-2 所示。原理图编辑窗口的操作是不同于常用的 WINDOWS 应用程序的, 常用的操作有:

1. 单击左键放置元件或连线;
2. 单击右键选择元件;
3. 双击右键删除元件或电路连线;
4. 左键或右键拖选多个元件;
5. 双击左键或先单击右键后单击左键编辑元件属性;

6. 先单击右键后左键拖动元件或电路连线；

7. 滚动鼠标滚轮缩放电路原理图。

示例：用 74LS197 构成十六进制计数器，观察输出波形。

运行 Proteus 8 Professional，打开 Schematic Capture 软件窗口，并按照如下步骤搭建电路并仿真：

1. 选择器件（以74LS197的选择为例）

如图 1-4 所示（选择其他器件的步骤类似）。点击左侧模型选择工具栏的元件模式（Component Mode）图标→在器件选择器中点击图标“P”→在 Category 中选择“TTL 74LS series”→在结果里选择“74LS197”→点击“OK”→在原理图编辑窗口蓝色方框内放置元器件的位置单击左键。

也可在“Keywords”框输入关键字直接搜索查找器件。




图1-4 选择器件

2. 编辑器件参数

在原理图窗口双击你想要编辑参数的器件，则弹出编辑窗口（以时钟脉冲 CLOCK 为例）如图 1-5 所示。




图 1-5 编辑器件

可以在该窗口对其 Initial State（初始电平）和 Clock Frequency（时钟频率）等进行参数设置。

3. 连接器件（可以选完全部器件后才连接也可以边选边连线）




图 1-6 连接器件

布置好电路原理图后，将文件保存，然后点击左下角的运行仿真图标，则电路仿真开始运行。

4. 利用虚拟仪表分析电路

电路运行仿真时，元件或仪器引脚旁会出现蓝点（表示低电平）、红点（表示

高电平) 或者灰点 (表示不确定电平), 并且可以看到直流电压表实时显示出测量数值 (如图 1-7 中直流电源电压值), 以及弹出虚拟逻辑分析仪的操作界面。




图 1-7 运行仿真

逻辑分析仪界面说明如图 1-8 所示:




图 1-8 Proteus 逻辑分析仪界面

下列标号与图 1-8 各部分标号对应。

1* 指定对应通道触发条件 (任意、低电平、上升沿、高电平、下降沿)。

2* 指定数据匹配条件。

3* CAPTURE 按钮为捕捉按钮，开始捕捉显示红色，捕捉完成显示绿色，然后变成黑色。

4* 调节显示分辨率或显示位置滚轮，显示数据。

5* 指定捕捉分辨率。

注意：

- 1) 逻辑分析仪有 16 路数字信号输入端 A0~A15，运行后可同时显示 16 路数字信号波形。另外还有 4 路总线输入端 B0~B3，每条总线支持 16 位数据，用于显示单片机动态输出信号。
- 2) 逻辑分析仪运行后，内部的触发模块持续采集信号，一旦发现波形满足触发条件则执行触发操作，将数据存储并显示。多路通道同时观测波形时，为了避免多路信号波形出现混叠现象，我们一般选择波形周期较长通道的上升沿触发。如图 8 中通道的触发设置，利用通道拨码开关选择波形周期最长的 A3 通道的上升沿作为触发。
- 3) 仿真运行后，逻辑分析仪弹出界面，需先调整捕捉分辨率，再按下 CAPTURE 按钮。如果 CAPTURE 按钮持续显示红色，且屏幕无显示，则应手动调低 Capture Resolution（捕捉分辨率）再次按下 CAPTURE 按钮。如果 CAPTURE 按钮已显示绿色或黑色，但屏幕没有完整波形，则应手动改变一下 Display Scale（显示比例）或 Position（位置）。如果屏幕显示波形不稳定或出现混叠现象，则应该重新设置通道触发条件，再按下 CAPTURE 按钮。

5. 虚拟示波器的使用

Schematic Capture 软件平台为用户提供了多种虚拟仪器，数字电路设计中还可选择示波器观察芯片引脚输入/输出信号，Proteus 虚拟仪器工具箱列表及对照表如图 1-9 所示，单击工具箱中的虚拟仪器按钮选择第一项示波器即可。


	<table><tr><th>名称</th><th>含义</th></tr><tr><td>OSCILLOSCOPE</td><td>示波器</td></tr><tr><td>LOGIC ANALYSER</td><td>逻辑分析仪</td></tr><tr><td>COUNTER TIMER</td><td>计数/定时器</td></tr><tr><td>VIRTUAL TERMINAL</td><td>虚拟终端</td></tr><tr><td>SPI DEBUGGER</td><td>SPI调试器</td></tr><tr><td>I2C DEBUGGER</td><td>I²C调试器</td></tr><tr><td>SIGNAL GERNERATOR</td><td>信号发生器</td></tr><tr><td>PATTERN GENERATOR</td><td>模式发生器</td></tr><tr><td>DC VOLTMETER</td><td>直流电压表</td></tr><tr><td>DC AMMETER</td><td>直流电流表</td></tr><tr><td>AC VOLTMETER</td><td>交流电压表</td></tr><tr><td>AC AMMETER</td><td>交流电流表</td></tr></table>	名称	含义	OSCILLOSCOPE	示波器	LOGIC ANALYSER	逻辑分析仪	COUNTER TIMER	计数/定时器	VIRTUAL TERMINAL	虚拟终端	SPI DEBUGGER	SPI调试器	I2C DEBUGGER	I ² C调试器	SIGNAL GERNERATOR	信号发生器	PATTERN GENERATOR	模式发生器	DC VOLTMETER	直流电压表	DC AMMETER	直流电流表	AC VOLTMETER	交流电压表	AC AMMETER	交流电流表
名称	含义																										
OSCILLOSCOPE	示波器																										
LOGIC ANALYSER	逻辑分析仪																										
COUNTER TIMER	计数/定时器																										
VIRTUAL TERMINAL	虚拟终端																										
SPI DEBUGGER	SPI调试器																										
I2C DEBUGGER	I ² C调试器																										
SIGNAL GERNERATOR	信号发生器																										
PATTERN GENERATOR	模式发生器																										
DC VOLTMETER	直流电压表																										
DC AMMETER	直流电流表																										
AC VOLTMETER	交流电压表																										
AC AMMETER	交流电流表																										

图 1-9 Proteus 虚拟仪器列表

虚拟示波器能同时观察四路信号的波形。如图 10 所示，虚拟示波器的四个接线端 A、B、C、D 可分别接四路输入信号，将待测信号（例如 DCLOCK）直接连入接线端即可。




图 1-10 虚拟示波器的连线

在本例中可使用示波器代替逻辑分析仪观察十六进制计数器的输出波形。将虚拟示波器的接线端 A、B、C、D 接线端与 74LS197 的输出 Q0、Q1、Q2、Q3 分别相连。按仿真运行按钮开始仿真，则出现如图 1-11 所示的示波器运行的界面。可看到虚拟示波器左侧图形显示区有四条不同颜色的水平扫描线，从上到下依次显示 74LS197 的输出波形 Q0、Q1、Q2、Q3。




图 1-11 Proteus 虚拟示波器的运行界面

示波器的界面说明如下，下列标号与图 1-11 中各部分标号对应：

- 1* 四个通道区（Channel A、Channel B、Channel C、Channel D）：每个区的操作功能一样。“Position”用于调整该通道波形的垂直位移。通道区底部的两个旋钮用于调整波形的 Y 轴刻度，白色环形刻度值指示该通道在图形显示区纵向每格对应的电压值。其中内旋钮是微调，外旋钮是粗调。在图形显示区读取波形的电压时，需把内旋钮顺时针调到最右端。通道的耦合模式通过拨码开关切换，AC（仅信号交流成分）、DC（直接显示信号）、GND（显示通道零刻度线）、OFF（关闭通道）。另外 Invert 按钮红色选中时，会将信号反向后显示在对应通道。A+B 或 C+D 按钮红色选中时，会将指定通道信号叠加后显示在设置通道上。
- 2* 触发区（Trigger）：“Level”用来调节触发电平水平坐标，水平坐标只在调节时才显示。“Auto”按钮一般为红色选中状态。“Cursors”光标按钮选中后，可以在图标区标注横坐标和纵坐标，从而读波形的电压和周期。触发源可通过拨码开关切换为 A、B、C、D 任一通道信号。AC/DC 拨码开关切换选定触发源信号的交流成分还是全信号来触发。另外上升沿/下降沿的拨码开关用于切

换选定触发类型是上升沿或是下降沿触发。具体触发电平值则使用“Level”旋钮设定。

- 3* 水平区 (Horizontal): “Position”用来调整波形的左右位移, 水平区底部的两个旋钮用于调整扫描频率 (即图形显示区中 X 轴刻度)。调节方法同通道的 Y 轴刻度调节。当读周期时, 需把内环的微调旋钮顺时针旋转到底。

四、 实验原理

1. 异步计数器 74LS197 组成与工作原理 (引脚标识与 Proteus 仿真环境的对照表参见本章节注意事项)




图 1-12 74LS197 内部结构图

74LS197 内部由一个八进制计数器和一个二进制计数器组成, 它们可以独立工作, 分别对接入 CP0 的时钟信号进行二进制计数或对接入 CP1 的时钟信号进行八进制计数。 $\overline{MR}$ 和 $\overline{PL}$ 两个低电平有效的控制信号是两个计数器共用的, 当 $\overline{MR}$ 为低电平时, 输出 Q_3 、 Q_2 、 Q_1 、 Q_0 清零, $\overline{PL}$ 为低电平时, 把来自输入端 $P_3P_2P_1P_0$ 电平送入 Q_3 、 Q_2 、 Q_1 、 Q_0 。因 $\overline{MR}$ 和 $\overline{PL}$ 容易受到外来干扰, 从而影响 Q_3 、 Q_2 、 Q_1 、 Q_0 的输出, 因此在不需清零或置数时 $\overline{MR}$ 和 $\overline{PL}$ 需接高电平。




图 1-13 16 进制计数器 74LS197 接线图

如图 1-13 所示，74LS197 可以通过将时钟信号接 CP0，然后将 Q₀ 与 CP1 相连，组成一个十六进制计数器，对接入 CP0 的时钟信号进行计数。

2. 真值表的测量

真值表是表征逻辑事件输入和输出之间全部可能状态的表格。通常以 1 (HIGH) 表示真，0 (LOW) 表示假。将输入变量的所有取值下对应的输出值找出来，列成表格，即可得到真值表。

测量芯片真值表的操作步骤如下：

静态测试：

- 1) 找出芯片中具有逻辑关系的一组输入输出引脚，将 n 个输入引脚全部可能取值，按照从低到高的顺序填入表格左侧；
- 2) 将逻辑电平信号 (LOGICSTATE) 用导线接入待测芯片输入引脚；
- 3) Proteus 运行仿真时引脚的红\蓝点可表示芯片输出引脚的高\低电平；
- 4) 按照真值表输入引脚取值顺序依次改变输入引脚电平，同时将门电路输出引脚电平逻辑值记录。检查芯片的输入输出电平逻辑关系是否与待测芯片真值表一致。

以 74LS00 为例，待检验真值表如下，可以看出电路的输入、输出满足与非关系。

表 1-5 74LS00 待检验真值表

输入		输出
A1	B1	Y1
0	0	1
0	1	1
1	0	1
1	1	0

动态测试：

- 1) 找出芯片中具有逻辑关系的一组输入输出引脚，将 n 个输入引脚接 n 个连续脉冲，要求脉冲之间频率满足 $f_n = f_{n-1}/2$ ，以使输入引脚取全部可能取值；
- 2) 将待测芯片输入、输出引脚均接入逻辑分析仪；
- 3) 同时观测芯片的输入、输出波形，检查波形之间是否符合芯片逻辑关系。

以 74LS00 为例，待检验波形如下：




图 1-14 74LS00 输入输出波形

五、 实验内容

1. 依据示例步骤和实验原理中关于 74LS197 组成原理简介，使用 Proteus 完成用 74LS197 构成十六进制计数器的设计，即 Proteus 环境下，74LS197 的

CLK1 与 10kHz 的 CLOCK 相连, Q0 与 CLK2 连接, 将 $\overline{MR}$ 、 $\overline{PL}$ 接高电平, 则 Q3、Q2、Q1 和 Q0 就是十六进制计数器的输出。观察并记录 CLK1、Q0、Q1、Q2 和 Q3 的波形, 分析波形是否符合十六进制计数器逻辑关系。

2. 使用 Proteus 仿真软件静态测试门电路芯片 (74LS00、74LS08、74LS20 和 74LS86), 仿真结果与各芯片真值表对照并记录;
3. 使用 Proteus 仿真软件动态测试门电路芯片 (74LS00、74LS08、74LS20 和 74LS86), 并用虚拟逻辑分析仪或虚拟示波器观察门电路芯片输入、输出引脚的波形并记录, 分析波形之间的逻辑关系是否正确;

六、 思考与提高

1. 预习实验内容, 了解逻辑函数的几种常用表示方法;
2. 网上查阅 74LS00、74LS08、74LS20、74LS86 和 74LS197 芯片参考手册, 参考网址 <http://www.21ic.com/>, 网站右上角通过名称搜索资料;
3. 逻辑代数的基本运算有哪些? 分别代表什么含义? 逻辑代数与普通代数的区别是什么?
4. 数字电路中的二进制数码 0 和 1 分别代表什么含义?
5. 二进制、八进制、十进制、十六进制数码有什么区别? 举例说明不同数制之间的转换方法。
6. 74LS197 计数时是对什么进行计数, 为什么将二进制计数器的输出接入八进制计数器的时钟就可以形成十六进制计数器?

七、 实验注意事项

1. Proteus 常用器件和工具

- 1) Pick Device→Categories→Debugging Tools→LOGICSTATE (逻辑电平信号), 仿真运行时, 按一下状态翻转一次。
- 2) Pick Device→Categories→Resistor (电阻)/Capacitor (电容)/Inductor (电感)
- 3) Pick Device→Categories→Simulator Primitives→Alternator (交流电源)/Battery (稳压电源)/Csource (电流源)/Clock (方波时钟)/多种数电基本门电路

- 4) 主界面左侧的工具栏的 virtual instruments mode : Oscilloscope (虚拟示波器)、Signal generator (信号发生器)、DC voltmeter (直流电压表)、DC ammeter (直流电流表) AC voltmeter (交流电压表)、AC ammeter (交流电流表) 等。
2. 在 Proteus 仿真环境和实验箱环境中 74LS197 同一个引脚的标识不同 (使用方法相同), 对照表如下表 1-6:

表 1-6 74LS197 引脚对照表

74LS197 引脚标识对照	
Proteus 仿真环境	实验箱环境
MR	$\overline{\text{MR}}$
PL	$\overline{\text{PL}}$
CLK1	CP0
CLK2	CP1
D0	P0
D1	P1
D2	P2
D3	P3
Q0	Q0
Q1	Q1
Q2	Q2
Q3	Q3

3. 数字电路的仿真中, 很多芯片的电源和接地引脚已经被默认连接好。
4. 另外, 在安装目录下的 sample 文件夹里有很多例子, 可以打开学习和参考。

实验二 数字逻辑实验环境入门

一、实验箱的使用

实验箱采用 74LS 系列芯片，图 2-1 为实验箱的面板图。




图 2-1 实验箱面板图

1. 自检与报警电路

(1) 自检开关 (注意：自检时不能做实验。)

用于检测 LED 和数码管的好坏。按下自检开关，自检指示灯亮，LED 和数码管将顺序点亮。

(2) 报警电路

实验箱发生短路时蜂鸣器发出报警声，需排除故障后方可继续实验。

2. 显示部分

(1) 数码管

有两组 4 联装共阴极数码管，内部已将 74LS48 的功能脚与数码管的段码接好并有灭伪码功能，做实验时，只需要把 BCD 码输入按从高位到低位的顺序连接到 D、C、B、A 脚。数码管的位选通脚 1~8 为低电平有效，其中 BCD 码输

入 D1、C1、B1、A1 对应数码管 1~4，D2、C2、B2、A2 对应数码管 5~8。

另外有一位数码管是段码输入，输入为高电平时，对应的段点亮。

(2) LED 电平显示

用于电平测试显示，高电平亮灯，低电平灭灯，此部分也称为“0-1”显示器。

(3) 点阵

点阵可显示数字、文字、图案、和动画等，实验箱上的点阵由 4 个 8*8 点阵组成 16*16 点阵，当二极管所在位置的行电平为高，列电平为低时，相应的二极管就被点亮。

3. 元件区

要用到的芯片均放于此区域。各个芯片的电源脚和地线在电路内部已经连接好了，做实验的时候只需要连接各芯片的功能脚即可。表 1 为实验箱上芯片资源列表，要求在实验箱上实现的实验，设计时必须选用实验箱上有的芯片，还要注意该芯片的数量。

表 2-1 实验箱上芯片资源列表

序号	芯片	描述	数量
1	74LS00	四组 2 输入与非门	2
2	74LS04	六个反相器	1
3	74LS08	四组 2 输入与门	1
4	74LS20	两组 4 输入与非门	1
5	74LS32	四组 2 输入或门	1
6	74LS73	双 JK 触发器	2
7	74LS74	双 D 触发器	1
8	74LS86	四组 2 输入异或门	1
9	74LS138	3-8 线译码器	2
10	74LS151	8 选 1 数据选择器	1
11	74LS157	四组 2 选 1 数据选择器	1
12	74LS160	十进制同步计数器	2
13	74LS194	双向移位寄存器	2
14	74LS197	4 位二进制异步计数器	1

4. 逻辑电平与脉冲

(1) 逻辑电平开关

共有八个逻辑电平开关，由拨动开关控制，开关拨上输出高电平，开关拨下输出低电平。

(2) 脉冲

连续脉冲：始终有脉冲输出，分别提供 1Hz、100 Hz、1kHz、10kHz、1MHz 共 5 路信号输出。

正脉冲：按键未按下时输出低电平，当按下按键时输出高电平，松开按键时输出低电平

负脉冲：按键未按下时输出高电平，当按下按键时输出低电平，松开按键时输出高电平

(3) 高低电平：提供固定的高电平和低电平。

5. 示波器接线与扩展接线

(1) 示波器接线

总共有两组示波器接线位置，在实验过程中可以把需要用示波器观察的信号通过杜邦线引到本端子，用示波器探头勾住对应的测试点即可。

(2) 扩展接线

扩展接线部分是当接口不够用时用于扩展的，总共有 4 组扩展接线，使用时把需要扩展的接口引一条线到扩展接线处，剩下四个接线即是扩展接口。

二、示波器（Rigol MSO2202A）逻辑分析仪功能的使用

实验室使用的 Rigol MSO2000 系列示波器是混合信号示波器，除了能测量 2 路模拟信号，同时还能测量 16 路数字信号，是传统的示波器和逻辑分析仪的组合设备。

1. 前面板




图 2-2 示波器前面板

表 2-2 示波器前面板对照说明

编号	说明	编号	说明
1	测量菜单软键	13	电源键
2	LCD	14	USB HOST 接口
3	逻辑分析仪控制键 ^[1]	15	数字通道输入接口 ^[1]
4	多功能旋钮	16	水平控制区
5	功能菜单键	17	功能菜单软键
6	信号源 ^[2]	18	垂直控制区
7	导航旋钮	19	模拟通道输入区
8	全部清除键	20	波形录制/回放控制键
9	波形自动显示	21	触发控制区
10	运行/停止控制键	22	外触发输入端
11	单次触发控制键	23	探头补偿器输出端/接地端
12	内置帮助/打印键	—	—

注^[1]：仅适用于 MSO2000A 和 MSO2000A-S 型号的混合信号数字示波器。

注^[2]：仅适用于 MSO2000A-S 和 DS2000A-S 型号的数字示波器。

2. 用户界面

MSO2202A 数字示波器提供 8.0 英寸 WVGA(800*480)160,000 色 TFT LCD。




图 2-3 示波器用户界面

(1) 自动测量选项

提供16种水平（HORIZONTAL）参数和13种垂直（VERTICAL）参数。按下屏幕左侧的测量菜单软键即可打开相应参数的自动测量功能，连续按下MENU 键，可切换水平和垂直测量参数。

(2) 数字通道标签和波形

数字通道的标签和波形默认显示为绿色。当前选中数字通道的标签和波形均显示为红色。

(3) 运行状态

可能的状态包括：RUN（运行）、STOP（停止）、T'D（已触发）、WAIT（等待）和AUTO（自动）。

(4) 水平时基

表示屏幕水平轴上每格所代表的时间长度。

使用水平SCALE旋钮可以修改该参数，可设置范围为1.000 ns/div至1.000 ks/div（对于200 MHz带宽的示波器，该范围为2.000 ns/div至1.000 ks/div；对于100 MHz和70 MHz带宽的示波器，该范围为5.000 ns/div至1.000 ks/div）。

（5） 操作菜单

按下屏幕右侧任一软键可激活相应的菜单。旋转多功能旋钮可修改菜单选项或参数值。

（6） 通道标签

模拟通道用不同的颜色区分，通道标签和波形的颜色一致。任何已关闭的通道均显示为灰色。

3. 逻辑分析仪功能

MSO2000系列示波器提供了16条数字通道，可同时对多条数据线上的数字信号进行观察和测试。根据通道阈值门限类型判定信号的HIGH/LOW，从而形成数字波形。

（1） 连接逻辑探头

逻辑探头的16条引线颜色和示波器屏幕显示通道编号（0-15）一一对应，对应关系见逻辑探头标识。逻辑探头的地线（灰色或黑色，位于探头最外边，标识G）需接至实验箱低电平（GND）端口。

（2） 调节屏幕显示数字通道

将示波器LA按键按下，示波器屏幕即显示16条数字通道波形。同时应关闭示波器CH1,CH2模拟通道，即按下示波器CH1,CH2按键使屏幕下方CH1,CH2标签呈灰色（通道关闭状态）。

（3） 参考电平的设置

选择LA菜单的“阈值”，选择门限类型为TTL，并应用于D7-D0和D15-D8通道。即当通道输入信号电压值属于TTL门限类型的高电平范围（2V~5V）时，判定为逻辑1。当通道输入信号电压值属于TTL门限类型的低电平范围（0V~0.8V）时，判定为逻辑0。

（4） 选择通道

选择LA菜单的“通道/组”，如右图所示，使用多功能旋钮选择某一通道或某一组通道。选中的通道（组）可使用多功能旋钮实现在屏幕上移或下移。

（5） 打开、关闭通道

选择LA菜单的“开/关”，使用菜单右侧软键选择D7-D0或D15-D8打开或关闭。也可如右图所示，使用多功能旋钮选中需要显示的通道波形。还可将若干

通道自定义为组，同时打开或关闭。

(6) 通道波形重叠晃动

当屏幕出现波形重叠晃动，以致难以读出高低电平时，不要按下STOP按键（截屏会导致波形间时序逻辑关系错误），而通过TRIGGER区域的MENU按钮切换屏幕右侧菜单为触发菜单，选择波形稳定且上升沿较少的通道作为触发信号，触发方式选择自动触发，触发边沿选择上升沿。然后缓慢旋转TRIGGER区域的LEVEL旋钮，即触发电平，直至波形稳定。

四、实验原理

1. 门电路的测试

对实验箱上的门电路进行静态测试和动态测试，以 74LS00（四组二输入与非门）为例。

静态测试的步骤如下：

- (1) 找出 74LS00 具有逻辑关系的一组输入输出引脚，例如 A1、B1、Y1。
- (2) 用导线将实验箱上的两个逻辑电平开关接入 74LS00 输入引脚 A1、B1；
- (3) 用导线将 74LS00 输出引脚 Y1 接入实验箱 LED“0-1”显示灯；
- (4) 将实验箱上逻辑电平开关按照真值表 A1、B1 取值顺序依次改变，同时将 LED“0-1”显示灯指示 Y1 的逻辑结果记录到附表 2-1。

附表 2-1 74LS00 静态测试

输入		输出(LED)
A1	B1	Y1
0	0	1
0	1	1
1	0	1
1	1	0

逐次检查芯片的输入输出逻辑关系是否跟与非门一致。

动态测试步骤如下：

- (1) 找出 74LS00 具有逻辑关系的一组输入输出引脚，例如 A1、B1、Y1；
- (2) 用导线将实验箱上 74LS197 的 CP1 与实验箱上 10kHz 连续脉冲相连，将 $\overline{MR}$ 、 $\overline{PL}$ 接实验箱上高电平，则 74LS197 的 Q3、Q2、Q1 就是八进制计数器

的输出。用导线将 74LS197 的输出引脚 Q1、Q2 依次与 74LS00 的输入引脚 A1、B1 相连，则 A1、B1 可获取所有可能取值（通常选择计数器输出引脚数量和待测芯片输入引脚数量一致的计数器作为芯片动态测试的输入信号）；

- (3) 将 74LS197 的 CP1 和 74LS00 的输入、输出引脚 A1、B1、Y1 均接入示波器的逻辑探头，在示波器屏幕上观测波形。




图2-4 74LS00动态测试波形记录示例

最终，检查波形之间是否符合与非逻辑关系。

2. 数码管的显示

以在实验箱数码管2号位置显示数字5为例，连线方法如下图所示：




图 2-5 实验箱七段数码管显示示例

实验箱采用共阴极七段数码管，因此需将数码管 7 号位置的位选信号接低电平，然后用导线将数码管的 BCD 码输入端 D、C、B、A 依次接实验箱的模拟开关 K4、K3、K2、K1 相连，并将 K4~K1 开关置位 0101（5 的 BCD 码），注意 BCD 码输入端高低位的排序和位选信号与数码管每一位的对应关系。最终

可观测到数码管第 7 位显示数字 5。

五、实验内容

1. 将实验箱上 74LS197 接成十六进制计数器，即将 74LS197 的 CP0 与 10kHz 连续脉冲相连，Q0 与 CP1 连接，将 $\overline{MR}$ 、 $\overline{PL}$ 接高电平，则 Q3、Q2、Q1 和 Q0 就是十六进制计数器的输出。使用示波器数字通道同时观察 CP0、Q0、Q1、Q2 和 Q3 波形，调节示波器，使示波器屏幕上波形按 CP0、Q0、Q1、Q2、Q3 顺序自上到下排列，并关闭无信号通道，记录波形并分析验证 CP0、Q0、Q1、Q2、Q3 波形是否满足十六进制计数器真值表。
2. 参考实验原理部分提供的方法，对实验箱上 74LS08、74LS20 和 74LS86 等进行静态测试填写真值表，动态测试截图记录输入、输出波形，验证门电路逻辑。
3. 参考实验原理部分数码管的显示示例，完成实验箱连线，实现在实验箱数码管从左到右逐位依次显示自己学号。

六、思考与提高

1. 使用万用表分别测量实验箱上的高低电平的电压值，分析其电压值与逻辑电平值的关联。
2. 示波器的数字通道和模拟通道有什么区别？
3. 门电路测试为什么要先做静态测试再做动态测试？静态测试所得真值表和动态测试所得波形图有什么关联？
4. 门电路动态测试时为什么不仅需要记录门电路输入、输出波形，还需记录时钟波形？
5. 什么是共阴极数码管？

七、实验注意事项

1. 使用与示波器逻辑分析仪功能的 16 通道数据线时需注意数据线颜色和通道编号的对应关系，地线（灰色通道）需与实验箱 GND 端口相连；
2. 示波器多条逻辑分析通道同时观测时，如出现波形混叠，需调整示波器触发选项。

实验三 组合逻辑电路中的竞争与冒险

组合逻辑电路是在任何时刻产生稳定输出值，且电路的输出值仅与该时刻的输入值有关的电路。组合逻辑电路的设计通常采用门电路在理想条件下搭建，例如 Proteus 仿真环境，不考虑信号的上升沿、下降沿及传输时延。而在实际电路中，例如数字电路实验箱，信号电平从低电平到高电平（上升沿）或从高电平到低电平（下降沿）的变化需要时间，并且门电路传输信号也有延迟时间，从而造成组合逻辑电路的输出端产生毛刺，影响电路的稳定性和可靠性。

一、实验目的

1. 测量门电路平均传输延迟时间 t_{pd} ;
2. 观察组合电路中的竞争与冒险现象;
3. 了解消除竞争与冒险现象的方法。 *P13*

二、实验仪器及器件

1. 数字电路实验箱、万用表、示波器;
2. 器件：74LS00，74LS04。

三、实验预习

1. 阅读实验原理，了解门电路传输延迟、组合逻辑电路竞争与冒险相关内容;
2. 在 Proteus 软件中搭建如本章节实验原理部分举例所述 74LS04 平均传输延迟时间的测试电路，仿真并观测电路的输入输出波形，并对仿真结果进行分析。
3. 在 Proteus 软件中使用与非门搭建逻辑函数 $F = \overline{AB} \cdot C \cdot \overline{(\overline{BD} \cdot \overline{AD})}$ 的电路。

四、实验原理

1. 门电路的平均传输延迟时间 t_{pd} 的测量

平均延迟时间 t_{pd} 反映了逻辑门的开关特性,是门电路开关速度的参数,它表示门电路在输入脉冲波形的作用下,其输出波形相对于输入波形延迟了多长的时间。也就是说,平均延迟时间 t_{pd} 越小,集成数字电路的工作速度就会越快。

平均延迟时间 t_{pd} 包括导通延迟时间 t_{PHL} 和截止延迟时间 t_{PLH} , 以非门电路为例,如图 3-1 所示为 t_{PHL} 和 t_{PLH} 定义。需注意 t_{PHL} 和 t_{PLH} 不一定相等,具体参数数值可通过查阅对应型号元件的用户手册获得。




图 3-1 非门延迟时间定义示意图

门电路的平均传输延迟时间 $t_{pd} = 0.5(t_{PHL} + t_{PLH})$

由于单个门电路的延迟时间（纳秒级别）较小,不易直接观察和测量,因此可将多个门电路串联起来,测量多级门电路的传输延迟时间 ($t_{\text{测量值}}$) 再取平均值 $\frac{t_{\text{测量值}}}{n}$ (n 为门电路数量)。

以非门电路 74LS04 为例,使用示波器逻辑分析仪数字通道测量门电路平均传输延迟时间的电路如下图 3-2 所示。




图 3-2 74LS04 延迟时间测量电路

将 10kHz 连续脉冲接入测量电路输入端，使用示波器数字通道同时观测输入和输出波形，测量 4 级非门的传输延迟时间。在实际测量门电路的平均传输延迟时间时，由于测量设备精度的限制，可以仅测量延迟时间较大的一边 t_{PHL} 或 t_{PLH} ，计算 $t_{pd} = \frac{t_{PHL}}{4}$ 或 $t_{pd} = \frac{t_{PLH}}{4}$ 。

2. 竞争冒险现象及其成因

对于组合逻辑电路，输出仅取决于输入信号的取值组合，但这仅是指电路的稳定解而言，没有涉及电路的暂态过程。实际上，在组合逻辑电路中信号的传输可能通过不同的路径而汇合到某一门的输入端上。由于门电路的传输延迟，各路信号对于汇合点会有一定的时差。这种现象称为竞争。如果竞争现象的存在不会使电路产生错误的输出，则成为非临界竞争；若果使电路的输出产生了错误输出，则称为临界竞争，通常称为逻辑冒险现象。一般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同一门的输入端，在门的输出端得到稳定的输出之前，可能出现短暂的，不是原设计要求的错误输出，其形状是一个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或毛刺。

3. 检查竞争冒险现象的方法

在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑电路中是否有竞争冒险存在。

如果输出端门电路的两个输入信号 A 和 $\overline{A}$ 是输入变量 A 经过两个不同的传输途径而来的，那么当输入变量的状态发生突变时输出端便有可能产生尖峰脉冲。因此，只要输出端的逻辑函数在一定条件下化简成

$$Y = \overline{A} + A \text{ 或 } Y = \overline{A}A$$

则可判断是否存在竞争冒险。

4. 消除竞争冒险现象的方法

(1) 接入滤波电路；

在输出端并接入一个很小的滤波电容 C_f ，足可把尖峰脉冲的幅度削弱至门电路的阈值电压以下。

(2) 引入选通脉冲；

对输出引进选通脉冲，避开险象。

(3) 修改逻辑设计；

在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的方法，选择使逻辑函数不会使逻辑函数产生竞争冒险的乘积项。也可采用增加冗余项方法。

选择消除险象的方法应根据具体情况而定。

组合逻辑电路的险象是一个重要的实际问题。当设计出一个组合电路，安装后应首先进行静态测试，也就是用逻辑开关按真值表依次改变输入量，验证其逻辑功能。然后再进行动态测试，观察是否存在冒险。如果电路存在险象，但不影响下一级电路的正常工作，就不必采取消除险象的措施；如果影响下一级电路的正常工作，就要分析险象的原因，然后根据不同的情况采取措施加以消除。

五、实验内容

1. 参考实验原理示例，设计电路并自拟操作步骤分别测量实验箱上 74LS00 平均传输延迟时间 t_{pd} 。（提示：可将每级门电路的两个输入端相连，并连入上一级门电路的输出端，然后将 10kHz 连续脉冲接入第一级门电路输入端）使用示波器数字通道同时观测电路输入输出波形，并使用光标测量多级门电路的传输延迟时间，并计算 t_{pd} 。


2. 观察使用与非门实现的函数 $F = \overline{AB} \cdot \overline{C} \cdot (\overline{BD} \cdot \overline{AD})$ 电路的竞争冒险现象。将数字电路实验箱上的逻辑电平开关 K1、K2、K3、K4 分别作为 A、B、C、D 变量的输入端，并使用 74LS00（与非门）实现函数 F，将电路的输出 F 接入数字电路实验箱上的 LED“0-1”显示器。

(1) 画出仅使用 74LS00（与非门）实现函数 F 的逻辑电路图；

(2) 列出 F 的真值表；

(3) 对电路进行静态测试，即按真值表改变逻辑电平开关置位，观察并记录 LED“0-1”显示情况，从而验证电路逻辑功能；

(4) 观察变量 A 变化过程中的险象，即取 $B=C=D=1$ （逻辑电平开关 K1、K2、K3 置高电平），变量 A 改接数字电路实验箱上 10kHz 连续脉冲，使用示波器的模拟通道观察电路的输出 F 是否出现险象。如有，请使用示波器光标测量记录毛刺的幅度 V_{max} 和中值宽度 t_w ，并分析毛刺产生原因；

图 3-3 毛刺中值宽度 t_w 的测量

- (5) 在上一步电路基础上，将电路的输出 F 接入反相器 74LS04，使用示波器的数字通道观察反相器 74LS04 的输入和输出波形，从而判断险象是否影响下一级电路的正常工作，并分析原因。

六、思考与提高

1. 结合本章所学内容讨论数字电路的测试中动态测试的必要性。
2. 使用示波器模拟通道和数字通道观察到的险象毛刺有何区别。
3. 针对使用与非门实现的函数 $F = AB + \overline{BCD} + \overline{ACD}$ 电路，自拟步骤分别观察变量 B 、 D 变化过程中电路产生的险象。
4. 针对使用与非门实现的函数 $F = AB + \overline{BCD} + \overline{ACD}$ 电路，尝试设计电路以消除变量 A 变化过程中产生的险象。

七、实验注意事项

1. 利用 74LS00(与非门)实现非门逻辑的电路如下图 3-4 所示。




图 3-4 74LS00 实现非门逻辑的电路

八、实验报告

1. 设计电路，测量 74LS00 传输延迟时间并记录。
2. 画出函数 F 的电路逻辑图,记录静态验证结果。
3. 写出实验观察函数 F 电路发生冒险现象的方法、步骤、记录现象的波形，叙述所采用的消除现象的方法，记录实验结果，并加以总结。

实验四 组合逻辑电路分析与设计

一、实验目的

1. 掌握组合逻辑电路的分析方法，并验证其逻辑功能。
2. 掌握组合逻辑电路的设计方法，并能用最少的逻辑门实现之。
3. 熟悉逻辑分析仪的使用。

二、实验仪器及器件

1. 数字电路实验箱，逻辑分析仪
2. 器件：74LS86，74LS197

nand 非与.
74LS08 与门/and.
or 或门.

异或门.

三、实验预习

1. 复习组合逻辑电路的分析方法。对于输出逻辑表达式为 $Y = \overline{F_1}AB \overline{F_2}AB \overline{F_3}AB \overline{F_4}AB$ 的电路，列出 $F_4F_3F_2F_1$ 取不同组合时，A、B、Y 真值表，从而分析该电路功能。
2. 复习组合逻辑电路的设计方法。对实验中要求设计的电路，列出真值表，写出函数式，画出逻辑图。

四、实验原理

1. 组合逻辑电路的分析：对已给定的组合逻辑电路分析其逻辑功能。
步骤：（1）由给定的组合逻辑电路写函数式；
（2）对函数式进行化简或变换；
（3）根据最简式列真值表；
（4）确认逻辑功能。
2. 组合逻辑电路的设计：就是按照具体逻辑命题设计出最简单的组合电路。
步骤：（1）根据给定事件的因果关系列出真值表；
（2）由真值表写函数式；
（3）对函数式进行化简或变换；
（4）画出逻辑图，并测试逻辑功能。
3. 常用编码

对于逻辑电平可根据需要选定不同的规则进行编码，例如上述编码器的输出

可以采用 8421 码，也可采用格雷码。考虑到信息的交换，有时还需要进行代码转换。

- (1) 8421 码，也称为 BCD 码 (Binary Coded Decimal) 是最常用的一种十进制代码。由于代码从左到右的每一位二进制数 1 依次表示 8、4、2、1，所以这种代码被称为 8421 码。将 8421 码每一位二进制数 1 代表的十进制数加起来得到的结果就是其所代表的十进制数码，因此非常容易与十进制数码进行转换。
- (2) 格雷码 (Gray Code)，也称为循环码，从表 4-1 可看出格雷码每一位的状态变化都按一定顺序循环。例如当格雷码按照下表顺序从 0000 状态开始依次变化，则 G0 是按 0110 顺序循环，G1 是按 00111100 顺序循环，G2 是按 000011111110000 顺序循环，即格雷码自右向左，每位状态循环中连续的 0、1 数码都翻倍，因此很容易编码。另外，格雷码相邻两个代码之间只有一位发生变化，避免了过渡“噪声”。

表 4-1 4 位二进制码与格雷码的比较

二进制码				格雷码			
Q3	Q2	Q1	Q0	G3	G2	G1	G0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0

五、实验内容

1. 设计一个代码转换电路，输入为 4 位二进制码输出为 4 位循环码。4 位二进制码与格雷码的对照关系如表 4-1 所示。

2. 对代码转换电路进行静态测试。使用实验箱上的逻辑电平开关作为电路的 4 位二进制码输入，并把输出接 LED“0-1”显示器，按照真值表对电路进行静态测试，检查电路是否正常工作。

3. 使用实验箱上 74LS197 构成的十六进制计数器作为代码转换电路的输入信号源，将 74LS197 的输出 Q3、Q2、Q1 和 Q0 接“0-1”显示器，CP0 接手动负脉冲（74LS197 是下降沿触发的异步计数器），测试十六进制计数器是否工作正常。


4. 对代码转换电路进行动态测试。将 10KHz 的连续脉冲接入 74LS197 的 CP0 端，作为 74LS197 计数脉冲。将 74LS197 的 Q3、Q2、Q1 和 Q0 连接到代码转换电路的输入端，作为 8421 码输入。用示波器数字通道观察并记录 CP、Q3、Q2、Q1、Q0 和 G3、G2、G1、G0 的波形。注意电压波形图之间的相位关系。

六、实验报告

1. 写出详细的设计过程。用 Proteus 软件画出电路图并仿真电路功能。
2. 按实验内容描述在实验箱上完成实验的过程，分析实验中出现的問題，记录并打印出波形，并分析波形与电路功能间的关系。
3. 总结组合逻辑电路分析方法与设计过程，以及本实验过程心得。

附：异步计数器 74LS197 组成与工作原理

★ 连接 Q_0 与 CP_1
组成十六进制计数器。



74LS197 内部由一个 8 进制计数器和一个 2 进制计数器组成，它们可以独立工作，也可以串连组成一个 16 进制计数器。 $\overline{MR}$ 和 $\overline{PL}$ 两个低电平有效的控制信号是两个计数器共用的，当 $\overline{MR}$ 为低电平时，输出 Q_3 、 Q_2 、 Q_1 、 Q_0 清零， $\overline{PL}$ 为低电平时，把来自输入端的 $P_3P_2P_1P_0$ 电平送入 Q_3 、 Q_2 、 Q_1 、 Q_0 ，因 $\overline{PL}$ 容易受到外来干扰，在使用时需常接高电平。

实验五 译码器电路原理及应用

74LS138 是一种常见的普通 3-8 线译码器，它将输入的二进制代码译成低电平信号在对应的引脚输出。同时 74LS138 也是一种中规模集成电路器件(MSI)，它本身是为实现译码的逻辑功能而设计的，但由于它的输入、输出关系的一些特点，我们也可以用它来实现任意三输入变量的组合逻辑电路。

一、实验目的

1. 熟悉译码器的功能与使用方法。
2. 掌握用中规模集成电路（MSI）设计的组合逻辑电路的方法。

二、实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件：74LS00，74LS197，74LS138

与或非门

三、实验预习

1. 阅读实验原理，查阅芯片数据手册掌握 74LS138 工作原理、功能表及其使用方法。
2. 在 Proteus 环境下，对 74LS138 进行静态测试和动态测试。
3. 在 Proteus 环境下，使用门电路搭建一个普通 3-8 线译码器电路（无需添加使能端 $\overline{G2A}$ 、 $\overline{G2B}$ 和 $G1$ ），功能同 74LS138。并通过静态测试和动态测试，在仿真环境下验证电路功能的正确性。
4. 阅读实验原理，掌握采用 74LS138（中规模集成电路）实现组合逻辑电路的方法。

四、实验原理

1. 74LS138（3-8 线译码器）

译码器可将每个输入的二进制代码译成对应的输出高、低电平信号。如下图 5-1 所示为 3-8 线译码器 74LS138 的逻辑符号。 $\overline{G2A}$ 、 $\overline{G2B}$ 是 74LS138 的使能端，低电平有效。C、B、A 和 G1 是 74LS138 的输入引脚，与输出引脚 Y₀-Y₇ 满足真值表所列 3-8 线译码器逻辑关系。




图 5-1 3-8 线译码器 74LS138 逻辑符号

如表 5-1 所示为 3-8 线译码器 74LS138 的真值表，此时 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平，G1 接输入（数据）信号 D。

表 5-1 74LS138 的真值表

输入			输出							
C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	0	0	$\overline{D}$	1	1	1	1	1	1	1
0	0	1	1	$\overline{D}$	1	1	1	1	1	1
0	1	0	1	1	$\overline{D}$	1	1	1	1	1
0	1	1	1	1	1	$\overline{D}$	1	1	1	1
1	0	0	1	1	1	1	$\overline{D}$	1	1	1
1	0	1	1	1	1	1	1	$\overline{D}$	1	1
1	1	0	1	1	1	1	1	1	$\overline{D}$	
1	1	1	1	1	1	1	1	1	1	$\overline{D}$

从上表可以看出，当 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平时，即芯片的使能端接有效选通信号时，74LS138 将 G1 送来的输入（数据）信号 D 通过 C、B、A 输入（地址）信号所指定的一根输出线反相后送出去。

2. 利用 74LS138 实现组合逻辑电路的设计方法

根据 74LS138 真值表，当 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平， $G1$ 接高电平时，74LS138 的 Y_0 - Y_7 输出表达式如下。

$$Y_0 = \overline{C} \overline{B} \overline{A} = m_0$$

$$Y_1 = \overline{C} \overline{B} A = m_1$$

$$Y_2 = \overline{C} B \overline{A} = m_2$$

$$Y_3 = \overline{C} B A = m_3$$

$$Y_4 = C \overline{B} \overline{A} = m_4$$

$$Y_5 = C \overline{B} A = m_5$$

$$Y_6 = C B \overline{A} = m_6$$

$$Y_7 = C B A = m_7$$

从上式可看出，此时 74LS138 的 Y_0 - Y_7 是 C 、 B 、 A 这三个变量的全部最小项的译码输出，因此这种译码器也被称为最小项译码器。如果将 C 、 B 、 A 当作逻辑函数的输入变量，再利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。

以使用 3-8 线译码器 74LS138 实现全加器为例，介绍利用 74LS138 实现组合逻辑电路的设计方法。

(1) 列出如下表 5-2 所示全加器真值表。其中 A 、 B 是加数与被加数， C_n 是低位向本位的进位， S 为本位和， C_{n+1} 位是本位向高位的进位。

表 5-2 全加器的真值表

输入			输出	
A	B	C_n	S	C_{n+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

- (2) 由上述真值表可分别得到全加器输出 S 和 C_{n+1} 关于输入 A 、 B 、 C_n 的最小项之和表达式，并进一步将其化简为与非形式的输出表达式。

$$S = \bar{A}\bar{B}C_n + \bar{A}B\bar{C}_n + A\bar{B}\bar{C}_n + ABC_n = \overline{m1\ m2\ m4\ m7}$$

$$C_{n+1} = \bar{A}BC_n + A\bar{B}C_n + AB\bar{C}_n + ABC_n = \overline{m3\ m5\ m6\ m7}$$

- (3) 令 74LS138 的输入 C 、 B 、 A 作为全加器的输入 A 、 B 、 C_n ，通过对比 74LS138 与全加器的输出表达式，可见只需在 74LS138 的输出端附加两个与非门，并按上述全加器 S 和 C_{n+1} 的输出表达式连接，即可实现全加器功能，如下图 5-2 所示。




图 5-2 74LS138 实现全加器逻辑图

✓ 五、实验内容

- 对 74LS138 进行静态测试。将 74LS138 的使能端 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平，使用实验箱上的模拟开关作为 74LS138 的输入 C 、 B 、 A 和 $G1$ ，并把 74LS138 的输出 Y_0 ~ Y_7 接 LED“0-1”显示器，按照真值表对电路进行静态测试，检查 74LS138 是否正常工作。
- 对 74LS138 进行动态测试。
 - 将实验箱上 74LS197 构成的十六进制计数器作为 74LS138 的输入信号源，将 74LS197 的输出 Q_3 、 Q_2 、 Q_1 和 Q_0 接“0-1”显示器， CP_0 接手动负脉冲（74LS197 是下降沿触发的异步计数器），测试十六进制计数器是否工作正常。
 - 将 74LS138 的使能端 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平；
 - 将 74LS197 的 CP_0 接 10KHz 连续脉冲，74LS197 的输出端 Q_3 、 Q_2 、 Q_1 、

Q0 依次与 74LS138 的输入端 G1、C、B、A 相连。使用示波器数字通道观测并记录 CP0、G1、C、B、A 和 Y_0 、 Y_1 、 Y_2 、 Y_3 、 Y_4 、 Y_5 、 Y_6 、 Y_7 波形，分析波形之间的相位关系；

- (4) 将 74LS197 的 CP0 接 10KHz 连续脉冲，将 74LS138 的 G1 接高电平， $\overline{G2A}$ 、 $\overline{G2B}$ 均与 74LS197 的输出端 Q3 相连，74LS197 输出端 Q2、Q1、Q0 依次与 74LS138 输入端 C、B、A 相连。使用示波器数字通道观测并记录 CP0、 $\overline{G2A}$ 、 $\overline{G2B}$ 、C、B、A 和 Y_0 、 Y_1 、 Y_2 、 Y_3 、 Y_4 、 Y_5 、 Y_6 、 Y_7 波形，分析波形之间的相位关系。

3. 在数字电路实验箱上实现 AU(Arithmetic Unit, 算术单元)设计。

设计一个带控制端的半加半减器，输入为 S、A、B，其中 S 为功能选择口。当 S=0 时，输出 Y 为 A+B 及进位 C_n ；当 S=1 时，输出 Y 为 A-B 及借位 C_n 。

表 5-3 带控制端的半加半减器功能表

S	输入 1	输入 2	输出 Y	进/借位 C_n
0	A	B	A+B	进位
1	A	B	A-B	借位

提示：画出真值表。根据真值表可用两种方法实现。

- (1) 利用卡诺图化简后只使用门电路实现。
- (2) 使用 74LS138 实现，可参照实验原理中全加器的设计方法。

在数字电路实验箱环境下，通过静态测试和动态测试，验证电路功能的正确性。动态测试时要求使用示波器数字通道观测并记录 CP（时钟）、S、A、B、Y、 C_n 波形，并分析波形之间的相位关系。

六、思考与提高

1. 比较使用 74LS138 实现组合逻辑电路和门电路实现组合逻辑电路两种方法的优缺点。
2. 在 Proteus 环境下，使用 74LS138 实现一个 4-16 线普通译码器的设计（设计可不考虑 4-16 线译码器的使能端 $\overline{G2A}$ 、 $\overline{G2B}$ 和 G1），并通过静态测试和动态测试，在仿真环境下验证电路功能的正确性。

七、实验报告

1. 写出详细的设计过程；用 Proteus 软件画出电路图并进行仿真测试。
2. 按实验内容分别描述每个实验过程，分析实验中出现的問題，记录实验波形，打印波形并分析波形与电路功能之间的联系。
3. 总结组合逻辑电路的本质与设计实现方法，陈述实验过程所得。

半加器:

S	A	B	Y	Cn
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	0	0
1	0	1	1	1
1	1	0	1	0
1	1	1	0	0

$$\begin{aligned}
 Y &= \bar{S}\bar{A}B + \bar{S}A\bar{B} + S\bar{A}B + SA\bar{B} \\
 &= m_1 + m_2 + m_5 + m_6 \\
 &= \overline{\bar{m}_1 \bar{m}_2 \bar{m}_5 \bar{m}_6}
 \end{aligned}$$

$$C_n = m_3 + m_5 = \overline{\bar{m}_3 \bar{m}_5}$$

实验六 数据选择器电路原理及应用

74LS151 是一种八选一数据选择器，它能从一组输入数据中选出某一个信号输出，也被称为多路开关。同时 74LS151 也是一种中规模集成电路器件 (MSI)，它本身是为实现数据选择的逻辑功能而设计的，但由于它们的输入、输出关系的一些特点，我们也可以用它来实现任意四输入变量的组合逻辑电路。

一、实验目的

1. 熟悉数据选择器的功能与使用方法。
2. 掌握用中规模集成电路 (MSI) 设计的组合逻辑电路的方法。

二、实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件：74LS00，74LS197，74LS151

三、实验预习

1. 阅读实验原理，查阅芯片数据手册掌握 74LS151 工作原理、功能表及其使用方法。
2. 在 Proteus 环境下，使用 74LS153 (双四选一数据选择器) 搭建八选一数据选择器 (无需添加使能端 $\bar{E}$)，功能同 74LS151，并通过静态测试和动态测试，在仿真环境下验证电路功能的正确性。
3. 阅读实验原理，掌握采用 74LS151 (中规模集成电路) 实现组合逻辑电路的方法。

四、实验原理

1. 74LS151 (八选一数据选择器)

数据选择器的功能是从一组输入数据中选出某一个信号输出，因此也被称为多路开关。如图 6-1 所示为八选一数据选择器 74LS151 的逻辑符号，其中 Y 和

W 为 74LS151 的输出端，W 为 Y 的反码输出。 $\bar{G}$ 为 74LS151 的使能端，低电平有效，可用于控制电路工作状态和扩展功能。D0-D7、C、B、A 为 74LS151 的输入引脚，与输出引脚 Y 满足真值表所列八选一数据选择逻辑关系。




图 6-1 八选一数据选择器 74LS151 逻辑符号

表 6-1 所示为八选一数据选择器 74LS151 的真值表，此时 $\bar{G}$ 接低电平，D0-D7 接输入（数据）信号。

表 6-1 74LS151 的真值表

输入			输出
C	B	A	Y
0	0	0	D0
0	0	1	D1
0	1	0	D2
0	1	1	D3
1	0	0	D4
1	0	1	D5
1	1	0	D6
1	1	1	D7

从表 6-1 可以看出, 当 $\bar{G}$ 接低电平时, 即芯片的使能端接有效选通信号时, 74LS151 根据 C、B、A 输入 (地址) 信号, 从 D0-D7 送来的 8 个输入 (数据) 信号中选出一个送至输出端 Y。

2. 利用 74LS151 实现组合逻辑电路的设计方法

根据 74LS151 的真值表, 当 $\bar{G}$ 接低电平时, 74LS151 输出端 Y 的输出表达式如下。

$$Y = \bar{C} \bar{B} \bar{A} D_0 + \bar{C} \bar{B} A D_1 + \bar{C} B \bar{A} D_2 + \bar{C} B A D_3 + C \bar{B} \bar{A} D_4 + C \bar{B} A D_5 + C B \bar{A} D_6 + C B A D_7$$

从上式可知, 如果将 C、B、A 作为三个输入变量, 同时令 D0-D7 为第四个输入变量的适当状态 (包括原变量、反变量、0 和 1), 就可以在数据选择器的输出端 Y 产生任何形式的四变量组合逻辑电路。

以使用八选一数据选择器 74LS151 实现全减器为例, 介绍利用 74LS151 实现组合逻辑电路的设计方法。

- (1) 列出如下表 6-2 所示全减器真值表。A 和 B 为被减数与减数, B_n 为低位向本位的借位, D 为本位差, B_{n-1} 为向高位的借位。

表 6-2 全减器的真值表

输入			输出	
A	B	B_n	D	B_{n-1}
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

A-B

- (2) 由上述真值表可分别得到全减器输出 D 和 B_{n-1} 关于输入 A、B、 B_n 的最小项之和表达式, 并进一步将其化简为四变量与或形式的输出表达式。



$$D = \bar{A} \bar{B} \bar{B}_n \cdot 0 + \bar{A} \bar{B} B_n \cdot 1 + \bar{A} B \bar{B}_n \cdot 1 + \bar{A} B B_n \cdot 0 + A \bar{B} \bar{B}_n \cdot 1 + A \bar{B} B_n \cdot 0 \\ + A B \bar{B}_n \cdot 0 + A B B_n \cdot 1$$

$$B_{n-1} = \bar{A} \bar{B} \bar{B}_n \cdot 0 + \bar{A} \bar{B} B_n \cdot 1 + \bar{A} B \bar{B}_n \cdot 1 + \bar{A} B B_n \cdot 1 + A \bar{B} \bar{B}_n \cdot 0 + A \bar{B} B_n \cdot 0 \\ + A B \bar{B}_n \cdot 0 + A B B_n \cdot 1$$

- (3) 令 74LS151 的输入 C、B、A 作为全减器的输入 A、B、 B_n ，通过对比 74LS151 的 Y 输出表达式与全减器的 D 输出表达式，可见只需将 D0-D7 中 D0、D3、D5、D6 接低电平，D1、D2、D4、D7 接高电平，即可在 74LS151 的 Y 端实现全减器的输出 D。同理可再使用一片 74LS151 实现全减器的输出 B_{n-1} 。使用 74LS151 实现全减器的逻辑图如下图 6-2 所示。

*D0-D7 输入
即为 Y 输出。*




图 6-2 74LS151 实现全减器逻辑图

五、实验内容

1. 在实验箱上使用 74LS151 实现 AU(Arithmetic Unit, 算术单元)设计。

设计一个带控制端的半加半减器，输入为 S、A、B，其中 S 为功能选择口。当 S=0 时，输出 Y 为 A+B 及进位 C_n ；当 S=1 时，输出 Y 为 A-B 及借位 C_n 。

S	A	B	Y	C_n
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1

1	0	0	0	0
1	0	1	1	1
1	1	0	1	0
1	1	1	0	0

提示：可分两次连线单独记录和/差结果、进/借位结果。

$$Y = \bar{S} \bar{A} \bar{B} \cdot 0 + \bar{S} \bar{A} B \cdot 1 + \bar{S} A \bar{B} \cdot 1 + \bar{S} A B \cdot 0 + S \bar{A} \bar{B} \cdot 0 + S \bar{A} B \cdot 1 + S A \bar{B} \cdot 1 + S A B \cdot 0$$

$$C_n = \dots$$

表 6-3 带控制端的半加半减器功能表

S	输入 1	输入 2	输出 Y	进/借位 C_n
0	A	B	A+B	进位
1	A	B	A-B	借位

在实验箱上进行静态测试和动态测试，验证电路功能的正确性。动态测试时要求使用示波器数字通道观测并记录 CP（时钟）、S、A、B、Y、C_n 波形，并分析波形之间的相位关系。



2. 在实验箱上使用 74LS151 实现 LU(Logic Unit, 逻辑单元)设计。

设计一个函数发生器电路它的功能如下表 6-4 所示。输入为 S₀、S₁、A、B，其中 S₀、S₁ 为功能选择口。当 S₀、S₁ 取 0、1 不同组合时，A、B 进行相应的与、或、非、异或运算，输出运算结果 Y。

表 6-4 函数发生器功能表

输入		输出
S ₁	S ₀	Y
0	0	A · B
0	1	A+B
1	0	A⊕B
1	1	$\bar{A}$

在实验箱上进行静态测试和动态测试，验证电路功能的正确性。动态测试时要求使用示波器数字通道观测并记录 CP（时钟）、S₁、S₀、A、B、Y 波形，并分析波形之间的相位关系。

六、思考与提高

1. 比较使用 74LS151、74LS138 实现组合逻辑电路和门电路实现组合逻辑电路三种方法的优缺点。
2. 在 Proteus 环境下，使用门电路搭建一个搭建八选一数据选择器（无需添加使能端E），功能同 74LS151，并通过静态测试和动态测试，在仿真环境下验证电路功能的正确性。

提示：可采用与门控制输出的方式实现数据的选择。如下图 6-3 所示，A 为输入信号，S 为控制输出端口。当 S=1 时，输出 Y=A；当 S=0 时，输出 Y=0。




图 6-3 利用与门控制输出的电路

七、实验报告

1. 写出详细的设计过程，并用 Proteus 软件画出电路图并进行仿真测试。
2. 按实验内容分别描述每个实验过程，分析实验中出现的問題，记录实验波形，打印波形并分析波形与电路功能之间的联系。
3. 总结组合逻辑电路的本质与设计实现方法，陈述实验过程所得。

S_1	S_0	A	B	Y
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0

$$\begin{aligned}
 Y = & \bar{S}_1 \bar{S}_0 \bar{A} \cdot 0 + \bar{S}_1 \bar{S}_0 A \cdot B + \bar{S}_1 S_0 \bar{A} \cdot B \\
 & + \bar{S}_1 S_0 A \cdot 1 + S_1 \bar{S}_0 \bar{A} \cdot B + S_1 \bar{S}_0 A \cdot \bar{B} \\
 & + S_1 S_0 \bar{A} \cdot 1 + S_1 S_0 A \cdot 0
 \end{aligned}$$

$$A \rightarrow \bar{S}_1$$

$$B \rightarrow \bar{S}_0$$

$$C \rightarrow A$$

实验七 译码显示电路（1）

数码管的扫描式显示

七段数码管是一种常见的半导体发光器件，采用七个发光二极管 a-g 构成。数字电路实验箱采用的是 4 联装共阴极七段数码管，即 4 位的七段数码管共用一组发光二极管 a-g 的数据驱动线。要使 4 联装共阴极七段数码管每一位同时显示不同内容需要采用扫描式显示方法。

一、实验目的

1. 掌握中规模集成译码器的逻辑功能和使用方法。
2. 掌握数码管的扫描式显示。

二、实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件：七段数码管、74LS138 、74LS00 等。

三、实验预习


1. 复习有关七段数码管译码显示原理。
2. 阅读实验原理，了解 4 联装共阴极数码管电路结构。在 Proteus 环境下，实现和数字电路实验箱一致的使用两片 4 联装共阴极数码管和一片 74LS48 实现的 8 位共阴极数码管译码显示电路，并在仿真环境下验证电路功能的正确性。
3. 阅读实验原理，掌握七段数码管扫描式显示原理。在 Proteus 环境下，在上述 8 位共阴极数码管译码显示电路基础上，实现 8 位共阴极数码管从左到右 0~7 的同时显示，并在仿真环境下验证电路功能的正确性，设计电路和仿真结果截图。
4. 思考如何在 Proteus 环境下，在上述 8 位共阴极数码管译码显示电路基础上，实现 8 位共阴极数码管从左到右 1~8 的同时显示，说明设计思路。

四、实验原理

1. 七段发光二极管(LED)数码管


LED 数码管是目前最常用的数字显示器，图 7-1 (a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。（注：实验室实验箱上数码管为共阴四位数码管）

一个 LED 数码管可用来显示一位 0~9 十进制数和小数点。小型数码管（0.5 寸和 0.36 寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为 2~2.5V，每个发光二极管的点亮电流在 5~10mA。LED 数码管要显示 BCD 码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。



(a) 共阴连接（“1”电平驱动）

(b) 共阳连接（“0”电平驱动）



(c) 符号及引脚功能

图 7-1 七段发光二极管(LED)数码管

2. 4 联装共阴极七段数码管

数字电路实验箱采用的 4 联装共阴极七段数码管，如图 7-2 所示，是一种常

用的 4 位数码管。




图 7-2 4 联装共阴极七段数码管引脚图

如上图所示，4 联装共阴极七段数码管由 4 位共阴极七段数码管组成，并将每一位七段数码管的发光二极管 a-g 并联起来，采用一组数据线驱动，从而大大简化了电路连线复杂度。每一位共阴极七段数码管的位选信号即发光二极管 a-g 的公共端（COM 口），由 1-4 引脚输入，低电平有效，可按位选通（点亮）对应位的七段数码管。

3. 74LS48（共阴极七段译码驱动器）

七段译码驱动器有众多型号，包括 74LS47（共阳），74LS48（共阴），CC4511（共阴）等，其中 74LS48 具有二进制码锁存、七段译码以及驱动器功能，可用于驱动共阴极 LED 数码管。

数字电路实验箱在器件实验模式下，内部已实现 74LS48 的 8421 码七段译码驱动器功能，并引出 A、B、C、D 四个引脚。因此在器件实验模式下使用七段数码管显示时，无需连接 74LS48 芯片。只需要把显示内容的 8421 码按从低位到高位顺序连接到 A、B、C、D 输入脚即可。而在 Proteus 仿真环境下使用七段数码管显示时，需要使用 74LS48，并将输出连入七段数码管 a-g 端口，以驱动实验箱上数码管显示。

如图 7-3 所示为 74LS48 引脚排列图。




图 7-3 74LS48 引脚排列图

其中 A、B、C、D 为二进制码（由低位到高位）输入端，a、b、c、d、e、f、g 是 74LS48 译码输出端，输出高电平有效，用来驱动共阴极 LED 数码管。LT、RBI 和 BI/RBO 是控制端口。

- (1) LT 是灯测试输入端，低电平有效。LT=0 时，74LS48 译码输出全为高电平。
- (2) RBI 是灭零输入端，低电平有效。RBI=0 且 A、B、C、D 输入 0000 时，74LS48 译码输出全为低电平，七段数码管熄灭，即不显示零。
- (3) BI/RBO 是输入输出端口。当作为输入控制端口使用时，是灭灯输入端，低电平有效。BI/RBO=0 时，无论 A、B、C、D 输入是否为 0000，74LS48 译码输出全为低电平，七段数码管熄灭。当 BI/RBO 作为输出端使用时，是灭零输出端。当 74LS48 译码输出 a-g 全为低电平，BI/RBO 输出低电平。
- (4) 七段数码管的扫描式显示

对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。对于某些系统输出的数据，应用扫描式译码显示，可使电路大为简化。利用数码管的余辉效应和人眼的视觉暂留效应，虽然在某一时刻只有一个数码管在显示，但人眼看到的是多个数码管“同时”被点亮的效果。有些系统，例如计算机、某些 A/D 转换器，就是以这样的形式输出数据的。对于如下图 7-4 所示 4 联装七段数码管显示电路，1、2、3、4 端口接数码管的位选通信号（共阴极数码管，则低电平有效），4 位七段数码管 a-g 并联接入 74LS48 的译码输出端口，则 74LS48 的输入端口需接显示数字的 8421 码。要使数码管不同位显示不同数字，则需要由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）十进制的 8421 码，并同时选通对应位的数码管，即显示内容（8421 码）和位选通信号是一一对应的送出。当扫描速度足够快时，4 位数码管看起来同时显示不同数字。

clock 频率




图 7-4 4 联装七段数码管译码显示电路

如图 7-5 所示 Ds1-Ds4 为上述 4 联装七段数码管显示电路的选通信号, Ds1、Ds2、Ds3、Ds4 依次接入数码管 1、2、3、4 位选通引脚。假定系统按先高位后低位的顺序送出显示内容（8421 码）至 A、B、C、D 输入引脚，则当 8421 码输入千位数时 Ds1 送出低电平，当 8421 码输入百位数时 Ds2 送出低电平，……一般作为选通信号的低电平相邻之间有一定的间隔。




图 7-5 4 联装共阴极数码管的位选通信号

五、实验内容

1. 自行设计电路在数码管上同时显示出 8 位学号。要求使用示波器记录时钟信号、8 位数码管位选通信号以及 4 位 8421 码的波形。

将七段数码管的位选信号和每一位显示数据 8421 码一一对应，利用数码管的余辉效应和人眼的视觉暂留效应，选择合适的扫描频率逐位显示数据，以达到多个数码管“同时”显示不同数据效果。

提示：可采用显示内容决定显示位置的设计方法。

通过 74LS197 产生十六进制或十进制计数，接入数码管 8421 码输入端，从中挑选出需要显示的数字，由每一个数字去选择要显示的位置。七段数码管的位选信号可通过将显示内容的 8421 码作为地址码接入 74LS138 地址输入端或通过逻辑门电路实现。

六、思考与提高

1. 在学号显示电路的设计中，如将 74LS197（十六进制计数或十进制计数时）的 Q2-Q0 作为 74LS138 译码器输入端，74LS138 的 Y0-Y7 作为数码管选通信号输出端。当学号中出现 0、8、1、9 时，是否会出现显示错误？请分析原因，并说明应如何改进电路的设计。

七、实验注意事项

1. 在 Proteus 环境下，组成 8 位数码管的两片 4 联装共阴极数码采用：
Pick Device→Categories→Optoelectronics（光电器件）→7SEG-MPX4-CC（4 联装共阴极七段数码管）
2. 数字电路实验箱器件实验模式下七段数码管已具备伪码灭灯功能，即当 A、B、C、D 引脚输入 4 位二进制码 1010-1111 时七段数码管灭灯，因此电路设计不涉及伪码灭灯。
3. 学号显示电路中由于每一位学号范围是 0-9，当 74LS197 计数至 A-F 时，七段数码管灭灯，也就是说 74LS197 每个计数周期中有约三分之一时间七段数码管都做灭灯处理，因此若将 74LS197 接成十六进制计数器可能会导致七段数码管亮度偏暗，建议将 74LS197 接成十进制计数器，需注意 74LS197 采用异步清零和置数（即清零或置数控制端有效时，无论时钟下降沿是否到来，输出端立刻清零或置数）。

八、实验报告

1. 按实验内容写出详细的设计过程，用 Proteus 软件画出电路图并进行仿真测试。
2. 按实验内容分别描述每个实验过程，分析实验中出现的問題。
3. 总结具有公共端的七段数码管扫描式显示实现方法，并陈述实验过程所得。

实验八 译码显示电路（2）

点阵的原理和应用

点阵是一种常见的半导体发光器件，它由一组排列成矩阵的发光二极管构成，可用于显示二维图案、文字或动画。点阵的显示通常采用扫描式显示的方式，逐行或逐列进行扫描，并控制发光二极管的亮灭，从而显示所需图案。

一、实验目的

1. 熟悉点阵的显示原理。
2. 掌握点阵的扫描式显示的电路设计方法。

二、实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件：16*16 点阵、74LS138 、74LS00 等。

三、实验预习

1. 阅读实验原理，了解点阵的显示原理。
2. 阅读实验原理，了解 8*8 点阵的电路结构。在 Proteus 环境下，实现和数字电路实验箱一致的使用 4 片 8*8 点阵组成的 16*16 点阵，要求行电平有效电平为高电平，列电平有效电平为低电平，并在仿真环境下验证电路功能的正确性。
3. 在 Proteus 环境下，在上述 16*16 点阵电路基础上实现实验原理举例的“中”字图案的显示，并在仿真环境下验证电路功能的正确性，设计电路和仿真结果截图。

四、实验原理

1. 8*8 点阵

8*8 点阵的电路结构如图 8-1 所示，点阵由 64 个发光二极管组成。当二极

管所在位置的行电平（ROW1~ROW8）为高，列电平（COL1~COL8）为低时，相应的二极管就被点亮。





图 8-1 8*8 点阵的电路结构

将上图中 8*8 点阵的电路结构与下图 8-2 中七段数码管的电路结构对比，可以看出点阵的每一行可以看成是一组共阳极数码管，每一列可以看成是一组共阴极数码管。



(a) 共阴连接（“1”电平驱动）

(b) 共阳连接（“0”电平驱动）

图 8-2 七段数码管的电路结构

点阵的显示可采用类似 4 联装七段数码管的扫描式显示的方式，即选择合适的扫描频率逐行（高电平选通）/逐列（低电平选通）设置每个二极管的亮灭，以达到点阵二极管“同时”亮灭，从而显示指定图案效果。

2. 点阵的扫描式显示电路的设计

数字电路实验箱上的点阵是由 4 个 8*8 点阵组成的 16*16 点阵，如下图 8-3 所示。该 16*16 点阵的行电平（ROW1~16）有效电平为高电平，列电平（COLUMN1~16）有效电平为低电平。




图 8-3 实验箱 16*16 点阵引脚排列图

以使用上述 16*16 点阵显示固定图案“中”字为例，介绍点阵的扫描式显示电路的设计方法。

- (1) 根据所需显示的图案，在点阵上确定二极管的亮灭。




图 8-4 16*16 点阵显示“中”字

- (2) 使用 74LS197 搭建八进制计数器，并将八进制计数器的输出连入 3-8 线译码器 74LS138，生成点阵的列扫描信号。如下图 8-5 所示，对于左右对称的图案，可使用列扫描信号每次选通点阵对称的两列。




图 8-5 点阵列扫描电路逻辑图

对于左右不对称的图案，则应使用 74LS197 搭建十六进制计数器，并与使用两片 74LS138 搭建的 4-16 线译码器生成每次选通一列的列扫描信号。

(3) 根据二极管亮灭的位置，列出以 74LS197 八进制计数为输入、行电平为输出的真值表（列扫描）。

表 6-1 点阵显示真值表（列扫描）

输入			输出															
Q3	Q2	Q1	R1	R2	R3	R4	R5	R6	R7	R8	R9	R10	R11	R12	R13	R14	R15	R16
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	0	1	1	1	1	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	1	0	0	0	0	0	0
0	1	1	0	0	0	0	0	1	0	0	0	1	0	0	0	0	0	0
1	0	0	0	0	0	0	0	1	0	0	0	1	0	0	0	0	0	0
1	0	1	0	0	0	0	0	1	0	0	0	1	0	0	0	0	0	0
1	1	0	0	0	0	0	0	1	0	0	0	1	0	0	0	0	0	0
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

输出为初反

(4) 列出行输出表达式。由于此时 74LS138 的输出 Y0~Y7 是 Q3、Q2、Q1 最小项译码输出，因此可利用 Y0~Y7 进一步化简点阵的行输出表达式。

$$R1 = R2 = R3 = R4 = R5 = R11 = R12 = R13 = R14 = R15 = R16 = Q3Q2Q1 = \overline{Y7}$$

$$R6 = R10 = \overline{Q3} \overline{Q2} \overline{Q1} = Y0$$

$$R7 = R8 = R9 = \overline{Q3} \overline{Q2} Q1 + Q3Q2Q1 = \overline{Q3} \overline{Q2} Q1 \cdot Q3Q2Q1 = \overline{Y1} \cdot Y7$$

(5) 选择合适门电路或中规模集成电路元件实现电路逻辑。

五、实验内容

1. 在实验箱上使用点阵显示任一自选固定图案（数字、字母或图形）。

2. 在实验箱上使用点阵显示如下图 8-6 所示图案。




图 8-6 点阵“X”

提示：注意分析图案的对称性，从而简化电路设计。

$$\begin{aligned}
 P_1 &= \bar{Q}_3 \bar{Q}_2 \bar{Q}_1 = \bar{Y}_0 \rightarrow 000 \\
 P_2 &= \bar{Y}_1 \rightarrow 001 \\
 P_3 &= \bar{Y}_2 \dots \\
 &\vdots
 \end{aligned}$$

六、思考与提高

1. 点阵采用列扫描和行扫描显示有什么区别？
2. 如何使用点阵实现滚动图案的显示，例如沙漏图案？请说明设计思路。

七、实验注意事项

1. 在 Proteus 环境下，组成 16*16 点阵的四片 8*8 点阵采用：

Pick Device → Categories → Optoelectronics（光电器件） → MATRIX-8*8-RED（8*8 红色点阵）

使用前需通过简单测试确定 MATRIX-8*8-RED 的行有效电平和列有效电平。

八、实验报告

1. 按实验内容写出详细的设计过程，用 Proteus 软件画出电路图并进行仿真测试；
2. 按实验内容分别描述每个实验过程，分析实验中出现的問題；
3. 总结点阵的扫描式显示实现方法，陈述实验过程所得。

实验九 译码显示电路（3）

多数表决器的实现

多数表决器是指对于同一事件进行多人投票，同意票数过半则认为投票通过，否则认为投票否决。多数表决器的实现是一个涉及组合逻辑电路设计、数码管显示、点阵显示的一个综合型题目。

一、实验目的

1. 掌握组合逻辑电路的设计方法。
2. 掌握数码管、点阵的扫描式显示。

二、实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。

三、实验预习

1. 复习组合逻辑电路的设计方法。
2. 复习中规模集成电路 74LS138 和 74LS151 的使用方法。
3. 复习数码管扫描式显示原理。
4. 复习点阵扫描式显示原理。

四、实验原理

1. 多数表决器的整体设计

多数表决器是一个对当前投票结果进行判断的组合逻辑电路，整体电路设计框图主要包括投票结果判定电路和投票结果显示电路，如图 9-1 所示。




图 9-1 多数表决器的设计框图

其中 S_1 、 S_2 ... S_n 是使用高低电平表示多人投票信息的数字信号，通常可将高电平设为投同意票，低电平设为投反对票。投票结果判定电路通过统计同意票总数是否过半，判定事件是否投票通过。投票结果显示电路可通过 LED 灯、七段数码管或点阵的方式将投票结果公布。另外，还可在该电路的基础上添加投票控制电路以实现限时投票的功能。

2. 多数表决器投票结果判定电路的设计

以五人表决器为例，说明多数表决器的设计思路。多数表决器的实现方式很多，此处采用全加器的方式统计 S_1 、 S_2 、 S_3 、 S_4 、 S_5 五人的投票信息（高电平对应投同意票，低电平对应投反对票）。即将并行的 5 位二进制投票码累加后转换为 8421 码输出，并对累加结果的 8421 码进行判断，输出投票结果 V_o 。如图 9-2 所示，对于五人表决器， Q_2 、 Q_1 、 Q_0 是五人投票累加结果的 8421 码。当 $Q_2Q_1Q_0$ 值大于 010，即同意票数大于 2，则投票结果 V_o 输出为高电平，表示投票通过。反之，则 V_o 输出为低电平，表示投票否决。




图 9-2 五人表决器的设计逻辑图

上述电路设计中使用的全加器输入信号 A_1 、 B_1 和 C_0 分别为运算数和前一位的进位，输出信号 Y_1 和 C_1 分别为本位和以及向下一位的进位。

五、实验内容

1. 在实验箱上实现三人表决器。

使用实验箱上的 3 个逻辑电平开关作为 3 个人的投票器（高电平对应投同意票，低电平对应投反对票），16*16 点阵和 1 号 LED 灯作为投票结果显示。按照票数过半原则判定投票结果。

投票通过，则 1 号 LED 灯亮，点阵熄灭；投票不通过，则 1 号 LED 灯灭，点阵显示“X”。

2. 在步骤 1 电路基础上添加同意票数的显示功能。

投票通过时，则 1 号 LED 灯亮，点阵熄灭，1 号位数码管显示投同意票的人数；投票不通过时，1 号 LED 灯灭，点阵显示“X”，1 号位七段数码管熄灭。

3. 在步骤 1、2 电路基础上添加一票否决权功能。

3 人中有一人具有一票否决权，即当此人投反对票时，投票不通过。

投票不通过时，1 号 LED 灯灭，点阵显示“X”，1 号位七段数码管熄灭；投票通过时，1 号 LED 灯亮，点阵熄灭，1 号位七段数码管显示投同意票的人数。

六、 思考与提高

1. 请使用至少两种方式来实现上述三人表决器功能。

七、 实验注意事项

1. 在实现表决器时，应考虑使用已有电路来简化该电路设计。例如可使用全加器电路。

八、 实验报告

1. 按实验内容写出详细的设计过程，并进行仿真测试和实现；
2. 按实验内容分别描述每个实验过程，分析实验中出现的問題；
3. 总结实验板扫描式显示实现方法，陈述实验过程所得。

实验十 触发器的应用

时序逻辑电路是触发器任一时刻的输出信号不仅取决于当时的输入信号,还与电路的历史状态相关的电路。触发器是具有记忆功能的基本逻辑单元,也是组成时序逻辑电路的基本电路单元。掌握使用触发器搭建时序逻辑电路,不仅需要了解各类触发器的基本逻辑功能,还需要明确所用触发器的触发方式。

一、实验目的

1. 熟悉 J-K 触发器、D 触发器和 T 触发器的逻辑功能。
2. 掌握 74LS74、74LS73 的触发方式和使用方法。
3. 掌握使用 J-K 触发器构成 D 触发器、T 触发器的方法。

二、实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件: 74LS73, 74LS74, 74LS00, 74LS08, 74LS20 等。

三、实验预习

1. 阅读实验原理, 了解 74LS73、74LS74 的逻辑功能和触发方式。
2. 在 Proteus 环境下, 对 74LS73 进行静态测试和动态测试, 动态测试的接线参考实验步骤 1。
3. 在 Proteus 环境下, 对 74LS74 进行静态测试和动态测试, 动态测试的接线参考实验步骤 2。

四、实验原理

1. 触发器

触发器是能够存储 1 位二值信号, 具有记忆功能的基本逻辑单元。触发器通常具有如下两个特点:

- (1) 具有两个能自行保持的稳定状态, 用来表示 0 和 1;
- (2) 在触发信号操作下, 根据不同的输入信号可以置成 0 或 1 的状态。

根据触发器逻辑功能的不同可分为 S-R 触发器、J-K 触发器、T 触发器、D 触发器等。数字电路实验箱上集成 J-K 触发器的芯片是 74LS73, 集成 D 触发器的芯片是 74LS74。下面就这两种触发器做简介。

2. J-K 触发器

凡是在时钟作用下逻辑功能符合特性方程 $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ 的电路，无论其触发方式如何，都被称为J-K 触发器。J-K 触发器符号、特性方程、状态转换图见图 10-1。




图 10-1 J-K 触发器符号、特性方程、状态转换图

74LS73 是采用下降沿触发的 J-K 触发器。74LS73 的功能表如表 10-1。

表 10-1 74LS73 功能表

CP	J	K	Q^n	Q^{n+1}	功能
↓	0	0	0	0	保持
↓	0	0	1	1	
↓	0	1	0	0	清零
↓	0	1	1	0	
↓	1	0	0	1	置位
↓	1	0	1	1	
↓	1	1	0	1	翻转
↓	1	1	1	0	

74LS73 是采用主从结构的 J-K 触发器。74LS73 在结构和制造工艺的要求尚有缺点，使用时要求的工作条件较严格，负载能力也往往达不到理论值。在门电路中往往认为输入端悬空就相应于接了高电平，在短时间的实验期间不会出错。但在 J-K 触发器中，凡是要求接 1 的，一定要接高电平，不能悬空，否则会出现错误的翻转。触发器的两个输出的负载过分悬殊，也会出现误翻。例如，J-K 触发器的 $\bar{CR}$ （清零输入端）在工作时一定要接高电平或连接到数电实验箱的负脉冲

输出端口。

3. D 触发器

凡是在时钟作用下逻辑功能符合特性方程 $Q^{n+1} = D$ 的电路, 无论其触发方式如何, 都被称为 D 触发器。D 触发器符号、功能、特性方程和状态转换图见下图 10-2。




图 10-2 D 触发器符号、特性方程、状态转换图

74LS74 是采用上升沿触发的 D 触发器, 74LS74 的功能表如表 10-2。

表 10-2 74LS74 功能表

CP	D	Q^{n+1}	功能
↑	0	0	清零
↑	1	1	置位

五、实验内容

$$Q_{n+1} = J\bar{Q}_n + \bar{K}Q_n$$

1. J-K 触发器的动态功能测试。

将 74LS197 接成八进制计数器, 即 10KHz 连续脉冲接反相器后与 74LS197 的 CP1 相连 (避免连续脉冲的下降沿使 74LS197 和 74LS73 同时翻转), 将 74LS197 的 $\overline{MR}$ 、 $\overline{PL}$ 接高电平, Q_1 、 Q_2 、 Q_3 作为输出。并将 74LS197 的输出 Q_1 接 74LS73 的 J1, Q_2 接 74LS73 的 K1, 10KHz 连续脉冲接 74LS73 的 CP1, 将 74LS73 的 $\overline{CR1}$ 接手动负脉冲。实验时需先按一下负脉冲按键, 使 74LS73 输出清零。使用示波器数字通道观察并记录 74LS73 的 CP1、J1、K1、 Q_1 波形, 检查其是否符合 J-K 触发器特性。

2. D 触发器的动态功能测试。

将 74LS197 接成二进制计数器，即 CP0 接 10KHz 连续脉冲，将 $\overline{MR}$ 、 $\overline{PL}$ 接高电平，Q0 作为输出。并将 74LS197 的输出 Q0 接 74LS74 的 D1，10KHz 连续脉冲同时接 74LS74 的 CP1，将 74LS73 的 $\overline{SD1}$ 接高电平， $\overline{RD1}$ 接手动负脉冲。实验需先按一下负脉冲按键，使 74LS74 输出清零。使用示波器数字通道观察并记录 74LS74 的 CP1、D1、Q1 波形，检查其是否符合 D 触发器特性。

3. 利用 J-K 触发器实现 D 触发器。

对照 J-K 触发器和 D 触发器的功能表，使用 J-K 触发器和门电路芯片搭建具有 D 触发器逻辑功能的电路。要求电路的静态测试和动态测试都满足 D 触发器特性。

$$Q^{n+1} = D$$


050 → 保持

4. 利用 J-K 触发器实现 T 触发器。

151 → 翻转

T 触发器符号、特性方程、状态转换图和下降沿触发的 T 触发器功能表见下图 10-3。对照 J-K 触发器和 T 触发器的功能表和表达式，使用 J-K 触发器和门电路芯片搭建采用下降沿触发的具有 T 触发器逻辑功能的电路。要求电路的静态测试和动态测试都满足 T 触发器特性。

符号：



T 触发器功能表：

CP	T	Q^n	Q^{n+1}	功能
↓	0	0	0	保持
↓	0	1	1	保持
↓	1	0	1	翻转
↓	1	1	0	翻转

表达式：

$$Q^{n+1} = T\overline{Q}^n + \overline{T}Q^n$$

$$Q^{n+1} = J\overline{Q}^n + KQ^n$$

状态转换图：




图 10-3 下降沿触发的 T 触发器特性描述

六、 思考与提高

1. 分析单稳态触发器和双稳态触发器的区别。

七、 实验注意事项

1. 数字电路实验箱上的 74LS73 和 74LS74 的所有在用的触发器输入引脚（包括清零端和置数端）都不能悬空，以避免输出误翻转情况。

八、 实验报告

1. 写出详细的电路设计过程。
2. 记录 CP 及各输入、输出端的波形图，要注意分析波形之间的相位关系，并与电路的逻辑功能进行对照。
3. 写出实验过程中遇到的问题，解决方法和心得体会。

实验十一 移位寄存器实现汽车尾灯控制电路

移位寄存器是一种以在相同脉冲下工作的触发器为基础的器件。移位寄存器不仅能寄存数据，而且在时钟信号的作用下实现数据依次左移或者右移。可以通过触发器的串联构成移位寄存器电路，并进一步应用于电路综合设计中。

一、实验目的

1. 熟悉 J-K 触发器的逻辑功能。
2. 掌握 J-K 触发器构成移位寄存器的设计方法。

二、实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件：74LS73，74LS00，74LS08，74LS20 等。

三、实验预习

1. 复习 J-K 触发器的逻辑功能和使用方法。
2. 学习移位寄存器的逻辑功能。
3. 阅读实验原理，在 Proteus 环境下，参照实验原理使用 J-K 触发器分别实现左移寄存器和右移寄存器，并通过仿真验证电路功能。

四、实验原理

1. 使用 J-K 触发器实现右移寄存器

以右移寄存器为例，如图 11-1 所示， Q_3 、 Q_2 、 Q_1 、 Q_0 依次作为移位寄存器从左到右的输出端， D_{SR} 是右移数据输入端。




图 11-1 右移寄存器触发器电路结构

J-K 触发器第一级触发器（最左位） $J_3=D_{SR}$ 、 $K_3=\overline{D_{SR}}$ ，第一级触发器的输出 Q_3 ，按 $J_2=Q_3$ 、 $K_2=\overline{Q_3}$ 接入下一级触发器。第三、四级触发器也按照第二级触发

器接法。

当 D_{SR} 是高电平时，第一级触发器置位。在下一个时钟下降沿到来后，第二级触发器置位。随着时钟下降沿的到来，第三级触发器、第四级触发器依次置位；当 D_{SR} 是低电平时，第一级触发器清零。在下一个时钟下降沿到来后，第二级触发器清零。随着时钟下降沿的到来，第三级触发器、第四级触发器依次清零。从而实现 D_{SR} 的右移。

2. 使用 J-K 触发器实现双向移位寄存器

双向移位寄存器是指在控制信号作用下既可以左移又可以右移的寄存器。如表 11-1 所示为双向移位寄存器的功能表。

表 11-1 双向移位寄存器功能表

$\overline{Cr}$	S_1	S_0	工作状态
0	X	X	清零
1	0	0	保持
1	0	1	右移
1	1	0	左移
1	1	1	并行送数

双向移位寄存器也可由串联的触发器添加适当的组合逻辑电路构成。通过将双向移位寄存器的功能表与 J-K 触发器功能表对比，可发现双向移位寄存器的清零和保持功能可直接用 J-K 触发器的清零端和保持功能直接实现，而双向移位寄存器的左移、右移以及并行送数功能则需要使用 J-K 触发器的清零和置数功能来实现。

以并行送数为例，如下图 11-2 所示， Q_3 、 Q_2 、 Q_1 、 Q_0 依次作为移位寄存器从左到右的输出端， D_3 、 D_2 、 D_1 、 D_0 是并行数据输入端。J-K 触发器每级触发器的 $J_3 = J_2 = J_1 = J_0 = D_n$ ， $K_3 = K_2 = K_1 = K_0 = \overline{D_n}$ ，则随着时钟的下降沿到来，输入数据 D_n 为高电平时，对应触发器的输出端 $Q_n=1$ ； D_n 为低电平时，对应的输出端 $Q_n=0$ ，从而实现将 D_3 、 D_2 、 D_1 、 D_0 并行送数至 Q_3 、 Q_2 、 Q_1 、 Q_0 端。




图 11-2 触发器实现并行送数功能的电路结构

对于双向移位寄存器保持，左移，右移，并行送数功能的切换，可将每一级 J-K 触发器的 J 端和 K 端的接入信号通过四选一数据选择器（例如 74LS153 双四选一数据选择器）进行切换。如下图 11-3 所示，S1，S0 是四选一数据选择器的输出控制端，也是实现双向移位寄存器的功能切换控制端。





图 11-3 双向移位寄存器功能切换的实现

当 S1，S0 取不同的控制信号时，对应 J-K 触发器接入不同的输入信号，从而实现双向移位寄存器功能。

3. 汽车尾灯模拟电路

使用 J-K 触发器搭建的双向移位寄存器作为汽车尾灯控制器，并使用数字电路实验箱上 LED 电平显示器（编号 5-8 以及 13-16）可模拟汽车的尾灯。

(1) 汽车正常行驶时，所有尾灯都不亮。



- (2) 汽车左转向时，八盏灯依次向左点亮，如图 11-4 所示（黑点表示点亮的尾灯）。




图 11-4 汽车左转向尾灯状态转换图

- (3) 汽车右转向时，八盏灯依次向右点亮，如图 11-5 所示（黑点表示点亮的尾灯）。




图 11-5 汽车右转向尾灯状态转换图

- (4) 汽车紧急停车时，所有尾灯点亮并闪烁，如图 11-6（黑点表示点亮的尾灯）。



图 11-6 汽车紧急停车尾灯状态转换图

可以看出根据上述尾灯状态转换图中八盏灯点亮的重复性，5 和 13, 6 和 14, 7 和 15, 8 和 16 分别可接同一控制信号，使用一个 4 位双向移位寄存器就可实现上述汽车尾灯功能。 移位！

五、实验内容

1. 使用 J-K 触发器设计一个汽车尾灯左转向模拟电路。使用 LED 电平显示器（编号 5-8 以及 13-16）模拟汽车尾灯，当逻辑电平开关 K1 置低电平时，汽车正常行驶，所有指示灯不亮；当逻辑电平开关 K1 置高电平，K2 置高电平时，汽车左转向，则指示灯按照汽车左转向尾灯状态转换图顺序点亮。
2. 在实验内容 1 的基础上增加右转向电路，即当逻辑电平开关 K1 置低电平时，汽车正常行驶，所有指示灯不亮；当逻辑电平开关 K1 置高电平，K2 置高电平时，汽车左转向，则指示灯按照汽车左转向尾灯状态转换图顺序点亮。当逻辑电平开关 K1 置高电平，K2 置低电平时，汽车右转向，则指示灯按照汽车右转向尾灯状态转换图顺序点亮。

六、实验注意事项

1. 74LS73 采用异步清零，即 $\overline{CR}$ 为低电平时，无论时钟下降沿是否到来，输出立刻清零。因此可将清零控制信号通过 D 触发器再接入 74LS73 的 $\overline{CR}$ 端口。

七、实验报告

1. 写出详细的设计过程。
2. 记录 CP 及各输入、输出端的波形图，要注意分析波形之间的相位关系，并与电路的逻辑功能进行对照。
3. 写出实验过程中遇到的问题，解决方法和心得体会。

实验十二 八节拍顺序脉冲发生器的实现

双向移位寄存器（例如 74LS194）可以在移位脉冲的作用下实现数据的逐位右移或左移。双向移位寄存器支持数据的串行输入、串行输出、并行输入、并行输出，因此使用非常灵活，可以很方便地实现串行-并行数据的转换、环形计数器、序列脉冲的产生等功能。

一、 实验目的

1. 掌握移位寄存器的逻辑功能和使用方法。
2. 掌握 J-K 触发器的使用。

二、 实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件：74LS194， 74LS73， 74LS04 等。

三、 实验预习

1. 阅读实验原理，学习 74LS194 使用方法，在 Proteus 环境下，参照实验原理使用 74LS194 实现四节拍顺序脉冲发生器电路，并通过仿真验证电路功能。
2. 在 Proteus 环境下，参照实验原理使用两片 74LS194 实现八节拍顺序脉冲发生器电路，并通过仿真验证电路功能。

四、 实验原理

1. 双向移位寄存器 74LS194




图 12-1 74LS194 引脚图

74LS194 为移位寄存器。它具有左移、右移，并行送数、保持及清除等五

项功能。其引脚图如图 12-1 所示。其中 $\overline{\text{CR}}$ 为清零端，CP 为时钟输入端，S₀、S₁ 为状态控制端，DSR 为右移数据串行输入端，DSL 为左移数据输入端，A、B、C、D 为并行数据输入端，QA、QB、QC、QD 为数据输出端。74LS194 功能表如表 12-1 所示。

表 12-1 74LS194 功能表

$\overline{\text{Cr}}$	S_1	S_0	工作状态
0	X	X	置零
1	0	0	保持
1	0	1	右移
1	1	0	左移
1	1	1	并行送数

2. 四节拍顺序脉冲信号发生器

如图 12-2 所示是使用双向移位寄存器 74LS194 和 J-K 触发器搭建的四节拍顺序脉冲信号发生器的电路图。




图 12-2 四节拍顺序脉冲信号发生器电路

节拍发生器工作开始时，必须首先进行清零。当 $\overline{\text{CR}}$ 负脉冲过后 QA、QB、QC、QD 全为零，J-K 触发器 $\overline{\text{Q}}=1$ ，因而 $\text{S}_1=\text{S}_0=1$ ，实现并行送数。

当第一个脉冲的上升沿到达后, 74LS194 的 QA、QB、QC、QD 置入 **0111**, CP 下降沿到达后 $\bar{Q}=0$, 即 $S_1=0$, $S_0=1$, 实现右移功能。在 CP 作用下 74LS194 的 QA、QB、QC、QD 输出依次为 **1011**, **1101**, **1110**, 第四个 CP 下降沿到达后又

使 J-K 触发器 $\bar{Q}=1$ ，即 $S_1=S_0=1$ ，74LS194 并行送数，实现第二个循环。

3. 八节拍顺序脉冲信号发生器

将两片 4 位双向移位寄存器 74LS194 级联即可组成 8 位双向移位寄存器。8 位双向移位寄存器原理图如图 12-3，将芯片（1）的 QD 接至芯片（2）的 DSR，芯片（2）的 QA 接至芯片（1）的 DSL，即可实现 8 位双向移位寄存器功能。




图 12-3 8 位双向移位寄存器

根据四节拍顺序脉冲信号发生器实现原理，使用 8 位双向移位寄存器和 J-K 触发器可搭建八节拍顺序脉冲信号发生器电路。如下图 12-4 所示，8 位双向移位寄存器的 $\bar{CR}$ 为清零端，CP 为时钟输入端（上升沿触发），S0、S1 为状态控制端，DSR 为右移数据串行输入端，DSL 为左移数据输入端，A、B、C、D、E、F、G、H 为并行数据输入端，QA、QB、QC、QD、QE、QF、QG、QH 为数据输出端。




图 12-4 八节拍顺序脉冲信号发生器电路

八节拍顺序脉冲发生器工作原理和四节拍顺序脉冲发生器一致。工作开始时，必须首先进行清零。当 $\bar{CR}$ 负脉冲过后双向移位寄存器数据输出端 QA、QB、QC、

QD、QE、QF、QG、QH 全为零，J-K 触发器 $\bar{Q}=1$ ，因而 $S_1=S_0=1$ ，实现并行送数。

当第一个脉冲的上升沿到达后，QA、QB、QC、QD、QE、QF、QG、QH 置入 **01111111**，CP 下降沿到达后 J-K 触发器 $J=1$ ， $K=0$ ，则 $\bar{Q}=0$ ，即 $S_1=0$ ， $S_0=1$ ，实现右移功能。在 CP 作用下 QA、QB、QC、QD、QE、QF、QG、QH 输出依次为 **10111111**，**11011111**，**11101111**，**11110111**，**11111011**，**11111101**，**11111110**。第八个 CP 下降沿到达后又使 J-K 触发器 $J=K=1$ ，则 $\bar{Q}=1$ ，即 $S_1=S_0=1$ ，8 位双向移位寄存器并行送数，实现第二个循环。

实验箱上数码管是共阴极，其位选通端 1~8 均为低电平有效，所以可直接用八节拍顺序脉冲发生器的输出接位选通端，不用再加非门，即可按照八节拍顺序脉冲发生器低电平出现的次序逐位点亮数码管。

五、实验内容

- 74LS194 功能测试。74LS194 的 CP 接手动正脉冲， $\bar{CR}$ 接手动负脉冲，A、B、C、D 接模拟开关，QA、QB、QC、QD 接 LED 电平显示器。按下表顺序操作，先测试 74LS194 的清零功能，然后通过并行送数功能将 74LS194 输出端 QA、QB、QC、QD 初始状态设置为 0110，接下来分别测试 74LS194 的左移和右移功能，记录并检查实验箱的 LED 电平显示器输出是否符合下表 12-2 中 QA、QB、QC、QD 的输出。

表 12-2 74LS194 功能测试步骤

计数	时钟 CP	清零 $\bar{CR}$	S1	S0	DSL	DSR	并行送数				输出			
							A	B	C	D	QA	QB	QC	QD
1		0	×	×	×	×	×	×	×	×	0	0	0	0
2		1	1	1	×	×	0	1	1	0	0	1	1	0
3		1	1	0	1	×	×	×	×	×	1	1	0	1
4		1	1	0	1	×	×	×	×	×	1	0	1	1
5		1	1	0	1	×	×	×	×	×	0	1	1	1
6		1	0	1	×	1	×	×	×	×	1	0	1	1
7		1	0	1	×	1	×	×	×	×	1	1	0	1
8		1	0	1	×	1	×	×	×	×	1	1	1	0
9		1	0	1	×	1	×	×	×	×	1	1	1	1

2. 根据实验原理使用 74LS194 和 J-K 触发器实现四节拍顺序脉冲发生器。将四节拍顺序脉冲发生器的输出端接入 LED 电平显示器, 检查并记录 74LS194 的输出 QA、QB、QC、QD 是否符合四节拍发生器的循环。
3. 根据实验原理使用 74LS194 和 J-K 触发器实现八节拍顺序脉冲发生器。将八节拍顺序脉冲发生器的输出端接入 LED 电平显示器, 检查并记录 74LS194 的输出 QA、QB、QC、QD 是否符合八节拍发生器的循环。
4. 采用显示位置决定显示内容的设计方法, 自行设计电路在 8 位七段数码管同时显示出 8 位学号。要求使用示波器数字通道截图并记录时钟信号、8 位七段数码管位选通信号以及 4 位 BCD 码的波形。

六、 思考与提高

1. 上述实验步骤 2 中, 四节拍顺序脉冲发生器开始工作时, 必须先清零, 即按一下 $\overline{CR}$ 接的数字电路实验箱上的手动负脉冲按键, 否则四节拍顺序脉冲发生器的输出 (即 74LS194 的 QA、QB、QC、QD) 可能会出现哪些异常状态?
2. 上述实验步骤 3 中, 八节拍顺序脉冲发生器电路中如果采用的下降沿触发的 8 位双向移位寄存器, 八节拍顺序脉冲发生器的输出端 QA、QB、QC、QD、QE、QF、QG、QH 会出现怎样的状态?

七、 实验注意事项

1. 74LS194 是上升沿触发, 74LS73 (JK 触发器) 是下降沿触发。在 74LS194 功能测试时需先按照表格将 $\overline{CR}$, S1, S0, DSL, DSR 置位, 再按手动正脉冲使 74LS194 的 CP 端收到上升沿, 然后观察 QA、QB、QC、QD 的输出。

八、 实验报告

1. 按实验内容写出详细的设计和实验过程。
2. 分析 CP 脉冲上升沿和下降沿的输入顺序对实验结果的影响。

实验十三 同步 / 异步计数器的实现


时序逻辑电路通常由组合逻辑电路和触发器两部分基本电路单元构成，且触发器的输出信号往往与时序逻辑电路的输入端之间存在反馈连接。时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路，区别在于各级触发器是否采用同一时钟脉冲触发。时序逻辑电路的设计可采用通用的设计步骤，根据电路时序特点选用合适的触发器和时钟信号完成。

一、实验目的

1. 熟悉 JK 触发器的逻辑功能。
2. 掌握使用 JK 触发器搭建同步计数器和异步计数器的设计方法。


二、实验仪器及器件

1. 数字电路实验箱，逻辑分析仪。
2. 器件：74LS74，74LS00，74LS08，74LS20 等。



三、实验预习

1. 复习时序逻辑电路设计方法。
2. 阅读实验原理，在 Proteus 环境下，按照实验原理示例步骤完成两位二进制同步加法计数器的搭建，通过仿真，观察并记录电路的输入、输出波形，从而验证电路逻辑功能。
3. 阅读实验原理，在 Proteus 环境下，按照实验原理示例步骤完成两位二进制异步加法计数器的搭建，通过仿真，观察并记录电路的输入、输出波形，从而验证电路逻辑功能。



四、实验原理

本实验采用集成 J-K 触发器 74LS73 构成时序电路，图 13-1 为 74LS73 的符号、特性方程，表 13-1 为其功能表，图 13-2 为其状态转换图。




图 13-1 JK 触发器符号和特性方程

表 13-1 JK 触发器功能表

CP	J	K	Q^n	Q^{n+1}	功能
↓	0	0	0	0	保持
↓	0	0	1	1	
↓	0	1	0	0	清零
↓	0	1	1	0	
↓	1	0	0	1	置位
↓	1	0	1	1	
↓	1	1	0	1	翻转
↓	1	1	1	0	




图 13-2 JK 触发器状态转换图

主从结构的 J-K 触发器在结构和制造工艺的要求尚还有缺点，使用时要求的工作条件较严格，负载能力也往往达不到理论值。在门电路中往往认为输入端

悬空就相应于接了高电平,在短时间的实验期间不会出错。但在 J-K 触发器中,凡是要求接“1”的,一定要接高电平,不能悬空,否则会出现错误的翻转。触发器的两个输出的负载过分悬殊,也会出现误翻。J-K 触发器的清零输入端在工作时一定要接高电平或连接到实验箱的清零端子。

下面简要介绍时序逻辑电路的设计步骤,如图 13-3 所示。




图 13-3 时序逻辑电路的设计步骤图

1. 同步计数器的设计。以两位二进制同步加法计数器为例,选用 JK 触发器实现,电路的设计步骤如下:

(1) 列出二进制加法计数器 Q_1Q_0 状态转换图,如图 13-4,确定电路所需触发器数目。




图 13-4 两位二进制加法计数器状态转换图

如上图,电路的有效状态 $m=4$,求所需触发器数目 n 。则根据 $2^n \geq m$,可得 $n=2$,即需要 2 个触发器。

(2) 画出 $Q_1^{n+1}Q_0^{n+1}$ 的次态卡诺图,如图 13-5 所示。

$Q1^n \backslash Q0^n$	0	1
0	01	10
1	11	00

图 13-5 两位二进制加法计数器次态卡诺图

(3) 分别化简 $Q1^{n+1}$ 、 $Q0^{n+1}$ 的次态卡诺图，如图 13-6 所示。




图 13-6 次态卡诺图的化简

(4) 通过将 $Q1^{n+1}$ 、 $Q0^{n+1}$ 的输出表达式与 JK 触发器的特征方程进行对比，可得到 JK 触发器的驱动方程。

$J0=K0=1$

$J1=K1=Q0^n$

(5) 检查自启动，由于生成的计数器电路包含了 $Q1Q0$ 所有可能状态，即 $Q1Q0$ 没有不确定的次态，因此这里无需检查自启动。

如图 13-7 所示为两位二进制同步加法计数器电路图，两级 JK 触发器采用同一连续脉冲作为触发信号，状态的更新是几乎是同时的，因此符合同步计数器要求。另外由于电路的输出 $Q1Q0$ 是对输入连续脉冲的二进制计数，因此也称为二进制同步加法计数器。




图 13-7 两位二进制同步加法计数器

2. 异步计数器内部的每一级触发器的触发信号（时钟信号）是不同的。有的触发器直接受触发信号的控制，有的触发器则是把其他触发器的输出信号作为自己的时钟信号。

异步时序逻辑电路的设计除了完成同步时序逻辑电路设计的各项步骤外还需要为每级触发器选取合适的时钟信号。挑选时钟信号的原则：

- (1) 触发器状态翻转时必须有时钟触发信号；
- (2) 触发器状态不翻转时，多余的时钟信号越少越好，以便触发器驱动方程的化简。异步计数器的设计。

以两位二进制异步加法计数器为例，选用 JK 触发器实现，电路的设计步骤如下：

- (1) 根据二进制加法计数器 Q_1Q_0 状态转换图，画出 Q_1 、 Q_0 时序波形图。





图 13-8 两位二进制加法计数器 Q_1 、 Q_0 时序波形图

通过分析 Q_1 、 Q_0 时序波形关系可以看出，每当 Q_0 波形出现下降沿时， Q_1 状态翻转。

- (2) 分别选择两个 JK 触发器的时钟信号。

由于采用下降沿触发的 JK 触发器 74LS73 搭建电路，根据上一步 Q_1 、 Q_0 时序波形的分析结果，按照时钟信号的选取原则，显然第二级 JK 触发器的时钟信号 $CLK_2=Q_0$ 。而根据计数器是对连续脉冲（有效沿）的计数的定义，第一级 JK 触发器的时钟信号 CLK_1 直接选取连续脉冲即可。

- (3) 化简 Q_1^{n+1} 、 Q_0^{n+1} 的次态卡诺图，如图 13-9 所示。


 图 13-9 $Q1^{n+1}$ 、 $Q0^{n+1}$ 次态卡诺图的化简

需要注意的是异步加法计数器中触发器时钟有效沿到来之前，相应的触发器输出状态都应该作为约束项处理，即次态卡诺图中无论原先填的是 0 还是 1，都记为 X。例如 $Q1^{n+1}$ 的次态卡诺图中，当 $Q0$ 没有出现下降沿（ $Q0$ 没有发生 1 到 0 的跳变）时，即 $Q1Q0$ 由 00 变为 01 时和 $Q1Q0$ 由 10 变为 11 时，对应次态卡诺图中的 $Q1^{n+1}$ 都填 X。

(4) 通过将 $Q1^{n+1}$ 、 $Q0^{n+1}$ 的输出表达式与 JK 触发器的特征方程进行对比，可得到 JK 触发器的驱动方程。

$$J0=K0=1,$$

$$J1=K1=1。$$

(5) 检查自启动。同样由于两级 JK 触发器不会产生计数器未涵盖的 $Q1Q0$ 状态，此处无需检查自启动。

如图 13-10 所示，第二级 JK 触发器每收到前一级 JK 触发器输出信号 ($Q0$) 的下降沿都会发生状态翻转，两级 JK 触发器状态的变化有先后，因此被称为异步计数器。另外由于电路的输出 $Q1Q0$ 是对输入连续脉冲的二进制计数，因此也称为二进制异步加法计数器。




图 13-10 两位二进制同步加法计数器

异步计数器与同步计数器相比电路较为简单，但异步计数器存在触发器逐级

延迟的问题。同步计数器虽然各级触发器输出相差小，译码时能避免出现尖峰，但是电路实现一般较复杂。

另一方面，通过对二进制计数器的输入、输出信号的相位、频率进行对比，可以看出二进制计数器第 n 位输出端信号就是输入信号的 2^n 分频信号，且分频信号的占空比是 50%，因此可以通过搭建计数器实现分频器功能。

五、实验内容

重复前面？

1. 用 JK 触发器设计一个 16 进制同步计数器，用逻辑分析仪观察并记录 CP 和各输出的波形。

24

2. 用 JK 触发器设计一个 16 进制异步计数器，用逻辑分析仪观察并记录 CP 和各输出的波形。

六、实验报告

1. 写出详细的设计过程。
2. 观察并记录 CP 及各输出端的波形图。
3. 写出实验过程中遇到的问题，解决方法和心得体会。

实验十四 特殊计数器的实现

特殊计数器是指用于计数的有效状态的数目不是 2^n 的计数器，即使用触发器搭建的计数器电路的输出状态数目比特殊计数器的有效状态数目多，电路的输出状态中存在特殊计数器未涵盖的状态，因此特殊计数器的电路设计中必须要检查电路可能出现的异常计数器状态的自启动。

一、实验目的

1. 熟悉 J-K 触发器的逻辑功能。
2. 掌握 J-K 触发器构成特殊计数器的方法。

二、实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件：74LS73，74LS00，74LS08，74LS20 等。

三、实验预习

1. 复习时序逻辑电路设计方法。
2. 阅读实验原理，在 Proteus 环境下，按照实验原理示例步骤完成特殊十二进制计数器的搭建，通过仿真，观察并记录电路的输入、输出波形，从而验证电路逻辑功能。

四、实验原理

1. 特殊计数器的设计

使用触发器实现计数器的设计需按照时序电路的设计步骤得到触发器的驱动方程，画出逻辑图，连接电路实现。以设计特殊的十二进制计数器（没有 0000、1101、1110、1111 状态，需考虑自启动）为例，用 J-K 触发器和门电路设计实现如图 14-1 所示的十二进制计数器。




图 14-1 十二进制计数器状态转换图

特殊计数器的设计步骤如下：

(1) 确定电路所需触发器数目。

如十二进制计数器状态转换图所示，十二进制计数器的有效状态为 $m=12$ ，求所需触发器数目 n 。

根据 $2^n \geq m=12$ ，可得 $n=4$ ，即需要 4 个 J-K 触发器。

(2) 画出十二进制计数器的 $Q_3Q_2Q_1Q_0$ 次态卡诺图，如图 14-2 所示。

$Q_1^n Q_0^n$					
$Q_3^n Q_2^n$		00	01	11	10
	00	X	0010	0100	0011
	01	0101	0110	1000	0111
	11	0001	x	x	x
	10	1001	1010	1100	1011

图 14-2 十二进制计数器次态卡诺图

(3) 分别化简 Q_3 、 Q_2 、 Q_1 、 Q_0 次态卡诺图，如图 14-3 所示。在次态卡诺图化简过程中需注意包含 Q^n 和 $\overline{Q^n}$ 项的保留，以便下一步 J-K 触发器 J、K 表达式的得到。

$Q_0^{n+1} = \overline{Q_0^n}$

$Q_1^{n+1} = \overline{Q_0^n} \overline{Q_1^n} + \overline{Q_0^n} Q_1^n$

$Q_2^{n+1} = \overline{Q_1^n} \overline{Q_0^n} \overline{Q_2^n} + (\overline{Q_3^n} \overline{Q_1^n} + \overline{Q_3^n} Q_0^n) \overline{Q_2^n}$

$Q_3^{n+1} = \overline{Q_2^n} \overline{Q_3^n} + Q_2^n \overline{Q_1^n} \overline{Q_0^n} \overline{Q_3^n}$

图 14-3 十二进制计数器 Q_3 、 Q_2 、 Q_1 、 Q_0 次态卡诺图的化简

$$\overline{Q_3^n} (\overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n} + \overline{Q_2^n} \overline{Q_1^n} Q_0^n) + \overline{Q_2^n} Q_1^n \overline{Q_0^n} \checkmark$$

(4) 通过对照 Q_3^{n+1} 、 Q_2^{n+1} 、 Q_1^{n+1} 、 Q_0^{n+1} 的输出表达式与 J-K 触发器的特征方程 $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ ，可得到 J-K 触发器的驱动方程。

$$\begin{cases} Q_0^{n+1} = \bar{Q}_0 \\ Q_1^{n+1} = Q_0\bar{Q}_1 + \bar{Q}_0Q_1 \\ Q_2^{n+1} = Q_1Q_0\bar{Q}_2 + (\bar{Q}_3\bar{Q}_1 + \bar{Q}_3\bar{Q}_0)Q_2 \\ Q_3^{n+1} = \bar{Q}_2Q_3 + Q_2Q_1Q_0\bar{Q}_3 \end{cases}$$

$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = K_1 = Q_0 \\ J_2 = Q_1Q_0, K_2 = \bar{Q}_3\bar{Q}_1 + \bar{Q}_3\bar{Q}_0 = \bar{Q}_3\bar{Q}_1\bar{Q}_0 \\ J_3 = Q_2Q_1Q_0, K_3 = Q_2 \end{cases}$$

(5) 检查自启动，如图 14-4 所示，根据上述 Q_3 、 Q_2 、 Q_1 、 Q_0 次态卡诺图的化简确定 $Q_3Q_2Q_1Q_0$ 次态卡诺图中所有不确定项（即 0000、1101、1110、1111 状态的次态），从而确认 J-K 触发器清零以及进入异常计数状态后如何重新开始计数，即实现计数器的自启动。如果检查发现电路不能实现异常计数状态的自启动，则应该修改电路设计。

$Q_1^nQ_0^n$					
$Q_3^nQ_2^n$		00	01	11	10
	00	0001	0010	0100	0011
	01	0101	0110	1000	0111
	11	0001	0010	0000	0011
	10	1001	1010	1100	1011

图 14-4 计数器电路自启动的检查

五、实验内容

1. 用 J-K 触发器和门电路设计一个特殊的十进制同步计数器，用逻辑分析仪观察并记录连续脉冲和计数器 Q_3 、 Q_2 、 Q_1 、 Q_0 的输出波形，分析并验证电路功能。

该十进制同步计数器的状态转换如图 14-5 所示。





图 14-5 十进制计数器状态转换图

注意：这个十进制同步计数器没有 0000、1011、1100、1101、1110、1111 状态，电路设计要考虑自启动。

六、实验报告

1. 写出详细的设计过程。
2. 画出连续脉冲及各输出端的时序波形图，注意讨论波形之间的相位关系并检查电路的自启动。
3. 写出实验过程中遇到的问题，解决方法和心得体会。



$$2^n > 10 \quad n=4$$

$Q_3 \backslash Q_2 Q_1 Q_0$	00	01	11	10
00	X	10/0	00/0	000/
01	001/	0100	0110	010/
11	X	X	X	X
10	0111	1000	X	100/

$Q_3 \backslash Q_2 Q_1 Q_0$	00	01	11	10
00	X	0	0	1
01	1	0	0	1
11	X	X	X	X
10	1	0	X	1

$$Q_0^{n+1} = \overline{Q_0}^n$$

$Q_3 \backslash Q_2 Q_1 Q_0$	00	01	11	10
00	X	1	1	0
01	1	0	1	0
11	X	X	X	X
10	1	0	X	0

$$\begin{aligned}
 Q_1^{n+1} &= \overline{Q_1} \overline{Q_0} + Q_1 Q_0 + \overline{Q_3} \overline{Q_2} Q_0 \\
 &= (Q_0 + \overline{Q_3} \overline{Q_2} Q_0) Q_1 + (\overline{Q_0} + \overline{Q_3} \overline{Q_2} Q_0) \overline{Q_1} \\
 &= Q_0 Q_1 + (\overline{Q_3} \overline{Q_2} Q_0 + \overline{Q_0}) \overline{Q_1}
 \end{aligned}$$

$Q_3 \backslash Q_2 Q_1 Q_0$	00	01	11	10
00	X	0	0	0
01	0	1	1	1
11	X	X	X	X
10	1	0	X	0

$$\begin{aligned}
 Q_2^{n+1} &= Q_2 Q_0 + Q_2 Q_1 + Q_3 \overline{Q_1} \overline{Q_0} \\
 &= (Q_0 + Q_1 + Q_3 \overline{Q_1} \overline{Q_0}) Q_2 + Q_3 \overline{Q_1} \overline{Q_0} \overline{Q_2} \\
 &= Q_2 Q_0 + Q_2 Q_1 + Q_3 \overline{Q_2} \overline{Q_1} \overline{Q_0} \\
 &= (Q_0 + Q_1) Q_2 + Q_3 \overline{Q_2} \overline{Q_1} \overline{Q_0}
 \end{aligned}$$

$Q_3 Q_2$ \ $Q_1 Q_0$	00	01	11	10
00	X	1	0	0
01	0	0	0	0
11	X	X	X	X
10	0	1	X	1

$$Q_3^{n+1} = \overline{Q_3} \overline{Q_2} \overline{Q_1} + Q_3 Q_0 + Q_3 Q_1$$

$$= \overline{Q_2} \overline{Q_1} \overline{Q_3} + (Q_1 + Q_0) Q_3$$

特征方程 $Q^{n+1} = J \overline{Q}^n + \overline{K} Q^n$

$\therefore J_0 = K_0 = 1$

$J_1 = Q_0 + \overline{Q_3} \overline{Q_2} Q_0 = Q_0$, $K_1 = \overline{Q_0} + \overline{Q_3} \overline{Q_2} Q_0 = \overline{Q_0} + \overline{Q_3} \overline{Q_2} = \overline{Q_0 Q_3 Q_2}$

$J_2 = Q_3 \overline{Q_1} \overline{Q_0}$, $K_2 = \overline{Q_0 + Q_1 + Q_2}$

$J_3 = \overline{Q_2} \overline{Q_1}$, $K_3 = \overline{Q_1 + Q_0}$

- 一定正确

检查自启动:

$Q_3 Q_2$ \ $Q_1 Q_0$	00	01	11	10
00	X	10/0	00/0	000/
01	00/1	0/00	0/10	0/0/
11	X	X	X	X
10	0/11	100/0	X	100/

000/1
00/0
0/00
0/10
100/0
0/11
100/

0/01 11/0
1/00 11/1

注: 以上计算结果不一定正确!

$J_0 = K_0 = 1$

$J_1 = \overline{Q_3} \overline{Q_2} Q_0 + \overline{Q_0}$, $K_1 = \overline{Q_0}$

$J_2 = Q_3 \overline{Q_1} \overline{Q_0}$, $K_2 = \overline{Q_0 + Q_1}$

$J_3 = \overline{Q_2} \overline{Q_1}$, $K_3 = \overline{Q_1 + Q_0}$

8. 布尔代数化简: 尽可能少的门电路实现功能。(相加乘积项与相乘因子不能再化)

① 并项 ② 吸收 $A + AB = A$ (公共因子)

③ 消项: $AB + \overline{A}C + BC = AB + \overline{A}C$ ($\rightarrow + \leftarrow$)

④ 消因子: $A + \overline{A}B = A + B$

⑤ 配项: $A + A = A$ / $A + \overline{A} = 1$

⑥ 综合

PS: 用狄摩根定理把或 $\rightarrow$ 与. $BE + \overline{A}E = E(BA)'$

化简: 公式法为辅, 卡诺图为主.

$\rightarrow$ sum

实验十五 利用 MSI 设计六十进制计数器

使用集成计数器搭建计数器，避免了通过化简次态卡诺图求取触发器驱动方程的繁琐步骤，同时也降低了电路连接的复杂度。使用集成计数器时需要区分芯片采用的清零和置数方式，设计符合进制要求的计数器电路。

一、实验目的

1. 熟悉中规模集成电路计数器的功能及应用。
2. 复习中规模集成电路译码器的功能及应用。
3. 复习七段数码管扫描式显示电路的工作原理。
4. 学会综合测试的方法。

二、实验仪器及设备

1. 数字电路实验箱、逻辑分析仪。
2. 器件：74LS160，74LS48，74LS20，74LS157 等

三、实验预习

1. 阅读实验原理，学习使用集成计数器搭建任意进制计数器的方法。
2. 阅读实验原理，学习 74LS160 的功能和使用方法。(同步+进制计数器)
3. 阅读实验原理，在 Proteus 环境下，参考实验原理示例完成使用集成计数器 74LS160 搭建二十四进制计数器，通过仿真，观察并记录电路的输入、输出波形，从而验证电路逻辑功能。

四、实验原理

1. 任意 N 进制计数器的实现

对于计数规模小的计数器我们使用触发器来设计计数器，但是当计数器的模数 N 达到十六个以上（如六十进制）时，如果还使用触发器来设计的话，电路就会比较复杂。在这种情况下，我可以利用 M 进制集成计数器来构成任意 N 进制计数器。





(1) $M > N$ 时

直接利用集成计数器的清零端或置数端实现归零，从而构成按自然态序进行计数的 N 进制计数器。

 (2) $M < N$ 时

先通过将集成计数器的级联形成大于 N 进制的集成计数器，即搭建计数状态多于 N 的集成计数器，再利用级联的集成计数器的清零端或置数端实现多级计数器同时归零，从而构成按自然态序进行计数的 N 进制计数器。

将 M 进制集成计数器级联成 M' 进制计数器的方法有两种，如图 15-1、图 15-2 所示，可以利用低位计数器的进位信号作为高位计数器的时钟信号或高位计数器的计数使能信号，搭建 M' 进制计数器。其中 $M' = M_1 \times M_2$ ， M_1 和 M_2 为现有集成计数器的模数。


 图 15-1 M 进制集成计数器级联成 M' 进制计数器 ($M' > N$) 电路 1

 图 15-2 M 进制集成计数器级联成 M' 进制计数器 ($M' > N$) 电路 2

上述电路中使用的 M_1 、 M_2 进制集成计数器中， CP 为计数脉冲。 Q_3 、 Q_2 、 Q_1 、 Q_0 为从高位到低位的四位二进制计数输出端。 C 为进位输出端，当计数器计数至 M_1 、 M_2-1 时， C 在下一个 CP 有效沿到来之前输出高电平。 EN 为计数允许端，高电平有效。 $\bar{R}$ 为清零端，低电平有效。

2. 同步清零、同步置数、异步清零和异步置数

在使用集成计数器时,要区分所使用的计数器采用的清零和置数方式是同步还是异步。同步方式和异步方式的区别在于清零和置数的操作是否需要等待时钟的有效沿到达。同步清零和同步置数是指当清零或置数端有效时,计数器将在时钟有效沿到达时进行清零或置数。异步清零和异步置数是指当清零或置数端有效时,计数器的输出立即清零或置数。

在集成计数器中,清零和置数均采用同步方式的有 74LS163。清零和置数均采用异步方式的有 74LS193、74LS197、74LS192。清零采用异步方式、置数采用同步方式的有 74LS161、74LS160。有的只具有异步清零功能,如 CC4520、74LS190、74LS191。74LS90 则具有异步清零和异步置 9 功能。

所使用的集成计数器清零或置数的方式不同,实现计数器归零的控制信号不同。

(1) 利用同步清零端或置数端置零或置数构成 N 进制计数器

实现步骤如下:

- (1) 写出状态 S_{N-1} 的二进制代码。
- (2) 求归零逻辑,即求同步清零端或置数控制端信号的逻辑表达式。
- (3) 画电路图。

(2) 利用异步清零端或置数端置零或置数构成 N 进制计数器

实现步骤如下:

- (1) 写出状态 S_N 的二进制代码。
- (2) 求归零逻辑,即求异步清零端或置数控制端信号的逻辑表达式。
- (3) 画电路图。

需要注意的是采用异步清零端实现计数器归零时,如果清零信号持续时间过短,可能会导致部分计数器未能复位,从而造成计数错误。可改进电路适当延长清零信号的持续时间,以提高利用异步清零端实现计数器归零的可靠性。

3. 集成计数器 74LS160

74LS160 是上升沿触发的可预置四位十进制同步计数器,其芯片引脚图见附录 1, P3、P2、P1、P0 是从高位到低位的预置数据输入端。Q3、Q2、Q1、Q0 是从高位到低位的计数输出端。CP 是计数脉冲输入端。 $\bar{R}$ 是异步清零端,低电平有效。 $\overline{PE}$ 是同步置数端,低电平有效。CET 和 CEP 是计数器工作使能端,高电平

有效。TC 是进位信号输出端，当 Q3Q2Q1Q0 计数至 1001 时，输出高电平。

74LS160 功能如表 13-1 所示。

表 13-1 74LS160 逻辑功能表（同步置数异步清零）

CP	$\bar{R}$	$\overline{PE}$	CET	CEP	功能
X	0	X	X	X	清零
$\uparrow$	1	0	X	X	置数
$\uparrow$	1	1	0	X	保持
$\uparrow$	1	1	X	0	保持（但进位TC=0）
$\uparrow$	1	1	1	1	计数

以使用 74LS160 采用同步置数法实现二十四进制计数器为例，电路图如下
图 15-3 所示。




图 15-3 使用 74LS160 搭建二十四进制计数器电路

74LS160 (1) 是个位计数器，74LS160 (2) 是十位计数器，通过将个位计数器的进位信号 TC 接入十位计数器的计数使能端实现一百进制计数功能。D7-D0 为二十四进制计数输出端，其中 D7-D4 为十位计数输出，D3-D0 为个位计数输出。采用 D7D6D5D4D3D2D1D0=00100011（对应十进制数 23）状态作为归零信号接入两级 74LS160 的同步置数端 $\overline{PE}$ ，从而实现二十四进制计数功能。

五、实验内容

分别采用同步置数和异步清零方法，使用两片集成计数器 74LS160 搭建一个六十进制计数器（六进制为高位，十进制为低位）。要求低位显示在 1 号数码管，高位显示在 2 号数码管。

1. 将实验箱上 10KHz 的连续脉冲作为六十进制计数器的计数脉冲，使用示波器数字通道观察并记录 CP（计数脉冲）和两片 74LS160 的计数输出 Q3、Q2、Q1、Q0，分析并验证电路逻辑功能。
2. 将实验箱上 1Hz 的连续脉冲作为六十进制计数器的计数脉冲，使用实验箱上的七段数码管显示计数结果（注意高低位显示顺序）。

注意：因为 1、2 号数码管共用一组 BCD 码输入端口，因此需要使用二选一数据选择器 74LS157 将两个 74LS160 的输出轮流送到数码管输入端。即在数据选择器输出高位计数器数据 BCD 码的同时选通高位数码管，在数据选择器输出低位计数器数据 BCD 码的同时选通低位数码管。

表 13-2 74LS157 功能表

学习数码管的
使用
选送？


输入		输出
G	S	Y
1	X	0
0	0	A
0	1	B

六、思考与提高

1. 讨论使用 74LS197 和 74LS160 实现二十四进制计数器的区别。
2. 怎样判断电路是多少进制的计数器？电路的逻辑状态与计数器进制有什么关联？

七、实验报告

1. 六十进制计数器的电路连接图。
2. 记录并分析十进制计数器和六进制计数器的 Q3、Q2、Q1、Q0 及 CP 的时序波形图。
3. 简要说明数码管自动计数显示的情况。
4. 讨论采用同步置数和异步清零方法设计六十进制计数器电路的区别。
5. 根据电路功能进行模块划分，并分模块安装、调试电路。描述心得体会，说明综合测试较复杂中小规模数字集成电路的方法。



实验十六 ^(十进制) 8421 码检测电路的设计

序列检测电路就是从一组输入码流中鉴别出用户期望的序列,属于时序逻辑电路中的有限状态机的设计,可采用通用的设计步骤实现。状态机由触发器和组合逻辑电路组成,能够根据控制信号按照设定的状态进行转移,因此序列检测电路设计的关键在于状态图和状态表的确定。另外 Mealy 型同步时序电路需考虑冒险现象的处理。

Mealy: 输出 ← 当前状态和输入
Moore: 仅由当前状态。

一、实验目的

1. 了解 8421 码检测电路的工作原理。
2. 掌握利用有限状态机实现同步时序电路的设计方法。

二、实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件: 74LS73, 74LS74, 74LS00, 74LS20, 74LS197 等。

三、实验预习

1. 阅读实验原理,在 Proteus 环境下,参考实验原理示例设计一个 8421 码(串行输入)序列检测电路,通过仿真,观察并记录电路的输出,从而验证电路的逻辑功能。

四、实验原理

1. 序列检测电路

序列检测电路是用于检测指定二进制码组成的脉冲序列信号的同步时序逻辑电路。序列检测电路一般以待识别序列命名,例如“11101”序列检测电路、8421 码检测电路等。序列检测电路连续接收一串二进制码后,如果这组序列码与检测电路预置序列码不一致的话,则输出脉冲或声音信号。待识别序列越长,检测电路的状态数越多,电路越复杂。

以 8421 码(串行输入)检测电路为例,说明序列检测电路的通用设计步骤。

8421 码检测电路用于检测串行的 8421 码传输过程中是否发生错误。要求 8421

码传送过程中是由低位到高位串行输送,例如十进制数 2(代码为 0010)是按 0、1、0、0 次序传送的。如果在传送过程中代码发生错误,出现非法数码(不在 0000 到 1001 之间的代码),则检测电路发生一个正脉冲信号。

考虑到 Mealy 型电路的输出(输出是输入和现态的函数)比 Moore 型电路的输出(输出是状态的函数)超前一个时钟周期,且电路的状态较少,电路复杂度较低,此处选择 Mealy 型电路实现 8421 码检测电路。Mealy 型 8421 码检测电路要求 8421 码是由低位到高位传送,每四个码元检测一次,当电路收到第四个码元时,若判断是非法码,则输出为 1,否则输出为 0。

电路设计的关键是建立原始状态图和状态表,确定了电路有效状态后电路的设计步骤可参考同步时序逻辑电路的通用设计方法。具体步骤如下:

(1) 列出原始状态转换图。

设电路输入为 x , 电路输出为 F , 当输入为非法码时输出为 1, 否则输出为 0。检测电路初始状态为 S_0 , 当电路接收第一个码元后, 根据输入是 0 还是 1, 将分别转到两个不同的新状态 S_1 和 S_2 , 从 S_1 或 S_2 出发, 接收到第二个码元后, 又根据是 0 还是 1, 又转到两个不同的新状态, 类推到接收到的第三、第四码元后电路执行同样的动作。在接收到第四个码元后, 根据所接收的代码判断是否是非法码而确定其输出是否为 1, 并且电路回到初始状态 S_0 , 准备接受新的一组码组。

根据上述的分析可作出 8421 码检测电路的原始状态图如图 16-1 所示。




图 16-1 8421 码序列检测电路原始状态图

(2) 列出原始状态表, 并化简状态表。

根据 8421 码检测电路的原始状态图可列出如表 16-1 所示 8421 码检测电路的原始状态表。

表 16-1 8421 码序列检测电路原始状态表

2、状态化简（找出等效状态合并）

并

S8、S9、S10、S12、S13、S14为等效状态，合并为S8，在出现这些状态的地方用S8代替。

S7和S11等效合并后用S7表示。

2、状态化简（找出等效状态合并）

并

S3和S5等效，合并为S3

S4和S6等效，合并为S4

$S^{n+1} \backslash S^n$	0	1
S0	S1/0	S2/0
S1	S3/0	S4/0
S2	S5/0	S6/0
S3	S7/0	S8/0
S4	S9/0	S10/0
S5	S11/0	S12/0
S6	S13/0	S14/0
S7	S0/0	S0/0
S8	S0/0	S0/1
S9	S0/0	S0/1
S10	S0/0	S0/1
S11	S0/0	S0/0
S12	S0/0	S0/1
S13	S0/0	S0/1
S14	S0/0	S0/1

2、状态化简（找出等效状态合并）

并

S1和S2等效合并为S1

2、状态化简（找出等效状态合并）

并

S0=A, S1=B, S7=C, S8=F

找出原始状态表中的等效状态，所谓等效状态是指当输入相同时输出相同且次态也相同的状态。通过等效状态的合并化简原始状态表，得到表 16-2 所示化简后的状态表。

表 16-2 8421 码序列检测电路状态表

$S^{n+1} \backslash S^n$	0	1
S0	S1/0	S1/0
S1	S3/0	S4/0
S3	S7/0	S8/0
S4	S8/0	S8/0
S7	S0/0	S0/0
S8	S0/0	S0/1

上述 8421 码序列检测电路状态表列出电路有效状态数目为 6，因此可以确定所需 J-K 触发器的数目为 3。

(3) 状态分配和编码。

令 $S_0=A$, $S_1=B$, $S_3=C$, $S_4=D$, $S_7=E$, $S_8=F$, 且如下表所示方案进行状态分配, 即 $A=000$, $B=010$, $C=011$, $D=001$, $E=101$, $F=100$ 。状态分配方案不唯一, 如表 16-3 所示为其中一种分配方案。

表 16-3 8421 码序列检测电路状态分配表

$Q_2^n Q_1^n$ Q_3^n	00	01	11	10
0	A	D	C	B
1	F	E	X	X

(4) 列出 $Q_3Q_2Q_1$ 的次态卡诺图。

根据 8421 码序列检测电路的状态分配和状态表, 可以列出如图 16-2 所示的次态卡诺图。

$Q_2^n Q_1^n$ XQ_3^n	00	01	11	10
00	010/0	100/0	101/0	011/0
01	000/0	000/0	xxx/x	xxx/x
11	000/1	000/0	xxx/x	xxx/x
10	010/0	100/0	100/0	001/0

 图 16-2 8421 码序列检测电路 $Q_3Q_2Q_1$ 次态卡诺图

(5) 化简次态卡诺图。

根据 $Q_3Q_2Q_1$ 的次态卡诺图分别列出 Q_1 、 Q_2 、 Q_3 、 F 的次态卡诺图, 并通过化简得到 Q_1^{n+1} 、 Q_2^{n+1} 、 Q_3^{n+1} 和 F 的表达式。

$$Q_1^{n+1} = Q_2^n \overline{Q_1^n} + \overline{X} Q_2^n Q_1^n$$

$$Q_2^{n+1} = \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} + \overline{X} Q_2^n \overline{Q_1^n}$$

$$Q_3^{n+1} = \overline{Q_3^n} Q_1$$

$$F = X Q_3^n \overline{Q_1^n}$$

(6) 对照 J-K 触发器的特性方程 $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$ 得到 J-K 触发器的驱动方程。

$$J_1 = Q_2^n, \quad K_1 = \overline{X} \overline{Q_2^n}$$

$$J_2 = \overline{Q_3^n} \overline{Q_1^n}, \quad K_2 = \overline{X} \overline{Q_1^n}$$

$$J_3 = Q_1, K_3 = 1$$



$$F = XQ_3^n \overline{Q_1^n}$$

按照 J-K 触发器的驱动方程使用 J-K 触发器和门电路搭建 8421 码序列检测电路。
电路是否会自启动!

2. Mealy 型时序逻辑电路的冒险现象

Mealy 型同步时序逻辑电路的输出随输入信号的变化而实时改变，一方面使得电路输出的响应速度加快，另一方面也使电路的输出可能在短时间内出现多余脉冲，即出现冒险现象。

以 Mealy 型 8421 码序列检测电路为例，作为同步时序电路，时钟脉冲同时送到各 J-K 触发器的 CP 端。时钟脉冲 CP 与序列输入数据 X 的关系如图 16-3 所示。即出现的序列数据 X 稳定后，才允许时钟有效沿（下降沿）的出现，且时钟有效沿期间不允许数据变化。




图 16-3 Mealy 型 8421 码序列检测电路时钟与输入数据 X 的时序波形图

当输入序列数据 X 为 $(0111)_2 = (7)_{10}$ 时，8421 码序列判定输入数据是合法 8421 码，F 应该输出 0。但当我们依据 8421 码序列检测电路状态表分析，X 按照从低位到高位依次输入数据 $1 \rightarrow 1 \rightarrow 1 \rightarrow 0$ ，Mealy 型电路的输出 F 取决于电路的现态和数据的即时输入，则 8421 码序列检测电路具体工作状态如下：

- (1) 输入数据 X=1，第一个时钟有效沿（下降沿）到达后，8421 码序列检测电路从 A 态变成 B 态，电路输出 F 输出 0；
- (2) 输入数据 X=1，第二个时钟有效沿（下降沿）到达后，8421 码序列检测电路变成 D 态，电路输出 F 输出 0；

- (3) 输入数据 $X=1$ ，第三个时钟有效沿（下降沿）到达后，8421 码序列检测电路变成 F 态，此时 $X=1$ 还没有变化，则上图中阴影部分时间内将有电路输出 $F=1$ 输出，直至 $X=0$ ，电路输出 F 才变为 0；
- (4) 输入数据 $X=0$ ，第四个时钟有效沿（下降沿）到达后，8421 码序列检测电路回到 A 态。

显然上图中阴影时间内， $F=1$ 的输出是错误的，出现了冒险现象。8421 码序列检测电路只有在第四个时钟有效沿（下降沿）到达时， F 的输出才能保证正确。为了消除 Mealy 型时序逻辑电路的这种冒险现象，我们通常采用 D 触发器将电路的输出锁存后再输出。如图 16-4 所示，8421 码序列检测电路的输出为通过 D 触发器锁存后输出的 F' 。




图 16-4 Mealy 型 8421 码序列检测改进电路

电路在阴影时间内， F 的错误输出 1，由于第四个时钟的上升沿（D 触发器是上升沿触发）还未到达，不会影响 F' 的输出，即 F' 在阴影时间内保持原输出 0 不变。当输入序列最后一个数据 $X=0$ ，第四个时钟的上升沿到达后， $F'=0$ 电路输出正确的 8421 码检测结果。

五、实验内容

- 参考实验原理步骤采用 J-K 触发器搭建 8421 码序列同步检测电路，要求采用不同于实验原理的其他状态分配方法完成电路的设计。
 - 静态测试：可将 8421 码序列检测电路的输入 X 连接到实验箱的逻辑电

平开关 K1, J-K 触发器的时钟连接到实验箱的正脉冲按键。


电路静态测试时,按照从低位到高位依次输入串行序列码组。例如,输入非法码 $(1010)_2 = (10)_{10}$ 。数据应按 0101 顺序改变逻辑电平开关 K1: $0 \rightarrow 1 \rightarrow 0 \rightarrow 1$ 。且需先改变输入数据 X (即逻辑电平开关 K1 的置位),再按下正脉冲按键输入时钟信号。

按上述方法,输入不同的码组,检测电路的输出状态 $Q_3Q_2Q_1$ (接 LED“0-1”显示器) 是否按照状态转换表正常工作, F' (接 LED“0-1”显示器) 是否输出正确的 8421 码序列检测结果。

(2) 动态测试: 将 74LS197 接成十六进制计数器 (CP0 作为计数脉冲, Q_0 接 CP1), J-K 触发器的时钟和 74LS197 的时钟 CP0 均接实验箱上的 10KHz 连续脉冲, 并将 74LS197 的输出 Q_2 接入 8421 码序列检测电路的输入数据端 X。使用示波器数字通道观察并记录 10KHz 连续脉冲 CP、74LS197 的输出 Q_2 和 8421 码序列检测电路的输出 F' 波形。分析时序波形的输出是否符合 8421 码序列检测电路的逻辑功能。

六、实验报告

1. 写出完整的设计过程, 要求画出电路的状态图和状态表, 画出完整的实验电路原理图, 观察记录并分析电路的静态测试和动态测试结果。
2. 结合实验结果(同时观测 F 和 F' 的时序波形)讨论 D 触发器锁存输出对 Mealy 型 8421 码序列检测电路的改进效果。



$Q_3^n / Q_2^n Q_1^n$	00	01	11	10
	S_0	S_1	S_3	S_4
0				
1	S_7	S_8	X	X

$XQ_3^n / Q_2^n Q_1^n$	00	01	11	10
00	001/0	011/0	100/0	101/0
01	000/0	000/0	X	X
11	000/0	000/1	X	X
10	001/0	010/0	101/0	101/0

Q_1

$XQ_3^n / Q_2^n Q_1^n$	00	01	11	10
00	1	1	0	1
01	0	0	X	X
11	0	0	X	X
10	1	0	1	1

$$\overline{Q_3} \overline{Q_1} + \overline{X} \overline{Q_3} \overline{Q_2} Q_1$$

$$+ X Q_2 Q_1$$

$$\overline{X} \overline{Q_3} \overline{Q_2} + X Q_2$$

Q_2


$XQ_3^n / Q_2^n Q_1^n$	00	01	11	10
00	0	1	0	0
01	0	0	X	X
11	0	0	X	X
10	0	1	0	0

$$\overline{Q_3} \overline{Q_2} Q_1$$

Q_3

~~$Q_2^n Q_1^n$~~

$X Q_3^n$	00	01
00	0	0
01	0	0
11	0	0
10	0	0



$\overline{Q_3} Q_2$

~~$Q_2^n Q_1^n$~~

$X Q_3^n$	00	01	11	10
00	0	0	0	0
01	0	0	X	X
11	0	1	X	X
10	0	0	0	0

$X Q_3 Q_1$

$$\therefore J_1 = \overline{Q_3} \quad K_1 = \overline{X Q_2 Q_3} + X Q_2$$

$$= \overline{X Q_2 Q_3} \cdot \overline{X Q_2} = (X + Q_2 + Q_3) \cdot \overline{X Q_2}$$

$$J_2 = \overline{Q_3} Q_1 \quad K_2 = 1$$

$$J_3 = Q_2, \quad K_3 = 1$$

$$Y = X Q_3 Q_1$$

$\begin{matrix} \cancel{Q_2^n} \cancel{Q_1^n} \\ X Q_3^n \end{matrix}$	00	01	11	10
00	001/0	011/0	100/0	101/0
01	000/0	000/0	X	X
11	000/0	000/1	X	X
10	001/0	010/0	101/0	101/0

0111 ————— 000/0 ✓
 0110 ————— 000/0 ✓
 1111 ————— 001/1 ✓
 1110 ————— 001/0 ✓

0111 ————— 000/0
 0110 ————— 000/0
 1111 ————— 001/1
 1110 ————— 001/0

不确定
 自启动

$XQ_3^n \backslash Q_2^n Q_1^n$	00	01	11	10
00	010/0	111/0	110/0	011/0
01	x	x	000/0	000/0
11	x	x	000/1	000/0
10	010/0	111/0	111/0	001/0

S_0	000
S_1	010
S_3	011
S_4	001
S_7	110
S_8	111

$XQ_3^n \backslash Q_2^n Q_1^n$	00	01	11	10
00	0	1	0	1
01	x	x	0	0
11	x	x	0	0
10	0	1	1	1

$$\overline{Q_2}Q_1 + \overline{Q_3}Q_2\overline{Q_1} + X\overline{Q_3}Q_1$$

$$= (\overline{Q_2} + X\overline{Q_3})Q_1 + \overline{Q_3}Q_2\overline{Q_1}$$

$XQ_3^n \backslash Q_2^n Q_1^n$	00	01	11	10
00	1	1	1	1
01	x	x	0	0
11	x	x	0	0
10	1	1	1	0

$$\overline{Q_2} + \overline{X}\overline{Q_3}Q_2 + \overline{Q_3}Q_2Q_1$$

$$= (\overline{X}\overline{Q_3} + \overline{Q_3}Q_1)Q_2 + \overline{Q_2}$$

$XQ_3^n \backslash Q_2^n Q_1^n$	00	01	11	10
00	0	1	1	0
01	x	x	0	0
11	x	x	0	0
10	0	1	1	0

$$\overline{Q_3}Q_1$$

$XQ_3^n \backslash Q_2^n Q_1^n$	00	01	11	10
00	0	0	0	0
01	x	x	0	0
11	x	x	1	0
10	0	0	0	0

$$XQ_3Q_1$$

$$Q_{n+1} = J \bar{Q}_n + \bar{K} Q_n$$

$$J_1 = \bar{Q}_3 Q_2, \quad K_1 = \overline{Q_2 + X \bar{Q}_3}$$


$$J_2 = 1, \quad K_2 = \overline{X \bar{Q}_3 + \bar{Q}_3 Q_1}$$

$$J_3 = Q_1, \quad K_3 = 1$$


$Q_2^n Q_1^n$	00	01	11	10
$X Q_3^n$				
00	010/0	111/0	110/0	011/0
01	<u>X</u>	<u>X</u>	000/0	000/0
11	<u>X</u>	<u>X</u>	000/1	000/0
10	010/0	111/0	111/0	001/0

附录 1：集成芯片引脚图及其引脚说明


1. 74LS00 四组 2 输入与非门




2. 74LS04 六输入反相器



3. 74LS08 四组 2 输入与门



4. 74LS20 二组 4 输入与非门




A、B、C、D 为输入端

Y 为输出端

即 $Y = \overline{ABCD}$

5. 74LS32 四组 2 输入或门




A、B 为输入端

Y 为输出端

即 $Y = A+B$

6. 74LS73 双 J-K 触发器（下降沿触发）




CP 时钟输入端

$\overline{CR}$ 清零端


J/K 数据输入端

Q、 $\overline{Q}$ 输出端


7. 74LS74 双 D 触发器（上升沿触发）




8. 74LS86 四组 2 输入异或门




9. 74LS138 3 线—8 线译码器




10. 74LS151 8 选 1 数据选择器




11. 74LS157 四组 2 选 1 数据选择器



11. 74LS160 十进制同步计数器（异步清除）



12. 74LS194 四位双向移位寄存器（并行存取）



13. 74LS197 可预置二-八-十六进制计数器

